半导体器件及其形成方法与流程

本申请的实施例涉及半导体器件及其形成方法。

背景技术：

1、电子工业已经经历了对更小且更快的电子器件的日益增长的需求，这些电子器件同时能够支持更多越来越复杂和精密的功能。为了满足这些需求，集成电路(ic)工业中存在制造低成本、高性能和低功率ic的持续趋势。迄今为止，这些目标在很大程度上已经通过减小ic尺寸(例如，最小ic部件大小)来实现，从而改进生产效率并且降低相关成本。然而，这样的缩放也增加了ic制造工艺的复杂性。因此，在ic器件及其性能中实现持续进步需要ic制造工艺和技术中类似的进步。

2、随着技术节点变得更小，泄漏功率的问题变得更加明显。泄漏功率是指在电路不工作或空闲时消耗的静态功率。在cmos电路中，即使当晶体管截止时，泄漏功率也会随着泄漏电流从输入功率流至接地而耗散。减少功率泄漏的一种技术是利用功率门控。功率门控是指当ic的功能模块未使用或当其处于非有源模式时将其截止。功率门控可以通过断开电源(vdd)和接地(vss)之间的路径的一个或多个门控晶体管来实施。这些门控晶体管可以是门控vdd轨的n型或p型头部晶体管或者门控vss轨的n型或p型脚部晶体管。

3、然而，门控晶体管在ic的前段制程(feol)部分中占据了额外的覆盖区。这意味着它们将与相邻的逻辑器件组件争夺间隔。此外，这些门控晶体管在截止状态下仍然可能表现出一些泄漏电流。更进一步，使用n型晶体管可能会在电路路径导通时引起用于虚拟vdd的净空损失(电压降)，而使用p型晶体管意味着比n型晶体管的驱动能力低的驱动能力。

4、因此，虽然用于功率门控的现有方法和结构通常已经足以满足其预期目的，但是它们并不是在每个方面都完全令人满意。

技术实现思路

1、本申请的一些实施例提供了一种半导体器件，包括：衬底；逻辑电路，设置在所述衬底上；以及纳米机电系统器件，电连接至所述逻辑电路并且形成在所述衬底上，所述纳米机电系统器件包括：第一电极，电连接至所述逻辑电路；第二电极，电连接至第一电源；可移动部件，电连接至所述第二电极；以及控制电极，可操作以相对于所述第一电极移动所述可移动部件。

2、本申请的另一些实施例提供了一种半导体器件，包括：衬底；逻辑电路，设置在所述衬底上；以及纳米机电系统器件，形成在所述衬底上并且电连接至所述逻辑电路，所述纳米机电系统器件包括：第一电极，电连接至所述逻辑电路；第二电极，电连接至电源vdd；纳米机电系统结构，具有位于所述第一电极上方的可弯曲端和附接至所述第二电极的固定端，其中，所述纳米机电系统结构包括压电层；以及控制电极，电连接至所述纳米机电系统结构，其中，所述控制电极和所述压电层配置为使得所述可弯曲端可操作以弯曲并且与所述第一电极断开。

3、本申请的又一些实施例提供了一种形成半导体器件的方法，包括：在衬底上方形成逻辑电路；以及形成电连接至所述逻辑电路的纳米机电系统器件，其中，形成所述纳米机电系统器件包括：形成电连接至所述逻辑电路的第一电极；形成电连接至所述第一电源的第二电极；形成电连接至所述第二电极的可移动部件；以及形成可操作以相对于所述第一电极移动所述可移动部件的控制电极。

技术特征：

1.一种半导体器件，包括：

2.根据权利要求1所述的半导体器件，

3.根据权利要求2所述的半导体器件，其中，

4.根据权利要求2所述的半导体器件，其中，所述纳米机电系统器件设置在所述逻辑器件之上，并且嵌入在所述互连结构中或之上。

5.根据权利要求2所述的半导体器件，其中，所述纳米机电系统器件设置在所述衬底的背侧上的所述逻辑器件之下。

6.根据权利要求2所述的半导体器件，还包括：

7.根据权利要求1所述的半导体器件，其中，所述可移动部件接合在所述第一电极的水平表面上。

8.根据权利要求1所述的半导体器件，其中，所述第一电极、所述第二电极、所述控制电极和所述可移动部件的每个包括cu、w、pt、ru、al、co、tan、tin或它们的组合。

9.一种半导体器件，包括：

10.一种形成半导体器件的方法，包括：

技术总结
本公开实施例的一个方面涉及器件。器件包括：衬底；逻辑电路，设置在衬底上；以及纳米机电系统(NEMS)器件，电连接至逻辑电路并且形成在衬底上。NEMS器件包括：第一电极，电连接至逻辑电路；第二电极，电连接至第一电源；可移动部件，电连接至第二电极；以及控制电极，可操作以相对于第一电极移动可移动部件。本申请的实施例还涉及半导体器件及其形成方法。

技术研发人员：江宏礼,林璟晖,郑创仁,拉杜·安娜
受保护的技术使用者：台湾积体电路制造股份有限公司
技术研发日：
技术公布日：2024/12/5