一种片上AXI总线监控方法及监控模块与流程

专利查询1天前  5


本发明涉及芯片测试,具体涉及一种片上axi总线监控方法及监控模块。


背景技术:

1、axi(advanced extensible interface)是一种被广泛使用的片上总线标准,其作为片上系统(soc)中的一种关键通信协议,负责在芯片内部各个模块之间进行数据传输。axi总线的性能直接影响到整个芯片的性能表现。

2、在芯片测试过程中,在芯片测试与性能调优过程中,面临两大难题。首先,芯片上常出现总线死锁、cpu卡死等硬件故障,但缺乏高效的在线测试工具来迅速定位问题根源,因为原型测试难以构建有效案例来复现和定位硬件死锁。其次,在性能调优时,虽然能检测到性能不达标,但缺乏必要的观测手段来精确识别性能瓶颈,导致无法实施针对性的改进。arteris noc桥虽然能监控axi总线,但在死锁情况下自身也可能失效,无法输出监控信息,且复位后信息丢失。此外,arteris noc桥在监控总线带宽方面存在部署困难和功能限制,如不支持详细带宽占用比例分析,进一步增加了性能调优的难度。

3、因此,亟需一种片上非侵入式的axi总线监控方法技术,实现既不干扰业务场景的运行又能实时获取总线状态。


技术实现思路

1、有鉴于此,本发明提供了一种片上axi总线监控方法及监控模块,以解决由于缺少测试工具以及观测手段,相关技术无法实时且准确的获取总线状态的问题。

2、第一方面,本发明提供一种片上axi总线监控方法,所述方法由一种片上axi总线监控系统中的监控模块执行,所述方法包括:

3、监控目标axi总线的每笔传输操作的起始时间戳以及响应时间戳,以获取每笔传输操作的延时;

4、通过统计一个时间窗口内的多笔传输操作的延时以及数据量,获取所述时间窗口内的平均延时以及平均带宽;

5、在所述每笔传输操作的延时、所述平均延时、所述平均带宽或所述时间窗口的终止时间触发所述目标axi总线的中断机制时,使cpu处理器获取当前时间窗口的统计结果,以得到所述目标axi总线的死锁信息、总线错误信息或性能状态;

6、将所述目标axi总线的每笔传输操作的延时、带宽和信息条目输出至atb总线,以进行总线状态分析。

7、上述方案通过监控每笔传输操作的起始时间戳和响应时间戳,能够实时计算并获取每笔操作的延时,从而实现对axi总线性能的实时监控;通过统计一个时间窗口内的多笔传输操作的延时和数据量,计算得到平均延时和平均带宽,有助于识别总线性能的变化趋势;在特定条件(如延时超时、总线错误、时间窗口结束或性能阈值触发)下,能够触发中断机制,使cpu处理器及时获取当前时间窗口的统计结果,这不仅有助于快速响应总线问题,还能通过锁存死锁或错误发生时的信息条目,实现问题的精确定位;将统计数据(包括每笔传输操作的延时、带宽和信息条目)输出至atb总线,便于与其他系统或工具进行集成,实现更全面的总线状态分析和性能监控,提高了监控系统的灵活性和可扩展性。

8、在一种可选的实施方式中,在所述监控目标axi总线的每笔传输操作的起始时间戳以及响应时间戳,以获取每笔传输操作的延时之前,所述方法还包括:

9、获取目标axi总线上的传输操作,并为每笔传输操作分别建立对应的信息条目;所述信息条目包括从axi命令通道中提取的有效信息。

10、上述方案为每笔传输操作创建信息条目,当发生死锁或性能问题时,预先建立的信息条目可以快速帮助定位问题源头,减少故障诊断时间,提高问题分析的精确度。

11、在一种可选的实施方式中,所述监控目标axi总线的每笔传输操作的起始时间戳以及响应时间戳,以获取每笔传输操作的延时,包括:

12、基于trigger信号监控每笔传输操作的起始时间戳以及响应时间戳,并基于所述起始时间戳与所述响应时间戳之间的差值,获取每笔传输操作的延时。

13、上述方案实时监控传输操作的时间戳,可以快速反馈系统性能状态,为动态调整命令分发强度和总线带宽资源分配提供依据。

14、在一种可选的实施方式中,所述通过统计一个时间窗口内的多笔传输操作的延时以及数据量,获取所述时间窗口内的平均延时以及平均带宽,包括:

15、通过统计一个时间窗口内的多笔传输操作的延时,获取所述多笔传输操作的平均延时;

16、记录所述时间窗口内的每笔传输操作的数据量,并基于所述时间窗口内的总数据量,获取所述多笔传输操作的平均带宽。

17、上述方案通过对时间窗口内传输操作的延时和数据量的统计,可以及时反馈性能变化,从而快速响应可能的性能下降或瓶颈问题。

18、在一种可选的实施方式中,所述中断机制包括死锁和错误中断时;所述在所述每笔传输操作的延时、所述平均延时、所述平均带宽或所述时间窗口的终止时间触发所述目标axi总线的中断机制时,使cpu处理器获取当前时间窗口的统计结果,以得到所述目标axi总线的死锁信息、总线错误信息或性能状态,包括:

19、在所述传输操作的延时超过超时阈值或监控到总线错误时,判断所述目标axi总线触发死锁中断,并将第一个发生死锁或总线错误的传输操作所对应的信息条目锁存至软件可访问的寄存器中,使cpu处理器获取所述目标axi总线的死锁信息或总线错误信息;所述寄存器被设置为无复位端,所述软件通过清除操作来重置所述寄存器。

20、上述方案当传输操作的延时超过预设的超时阈值或监控到总线错误时,能够迅速判断目标axi总线是否触发了死锁中断,从而及时识别死锁的发生,一旦检测到死锁或总线错误,将第一个发生死锁或总线错误的传输操作所对应的信息条目锁存至软件可访问的寄存器中,使cpu能够获取关键的死锁信息或总线错误信息。

21、在一种可选的实施方式中,所述中断机制包括统计窗口结束中断时;所述在所述每笔传输操作的延时、所述平均延时、所述平均带宽或所述时间窗口的终止时间触发所述目标axi总线的中断机制时,使cpu处理器获取当前时间窗口的统计结果,以得到所述目标axi总线的死锁信息、总线错误信息或性能状态,包括:

22、在所述时间窗口终止时,判断所述目标axi总线触发统计窗口结束中断,并使所述cpu处理器获取所述时间窗口的延时信息以及带宽信息,以得到所述目标axi总线的性能状态。

23、上述方案通知cpu处理器能够在时间窗口结束时立即获取该窗口的延时信息和带宽信息,从而得到目标axi总线的性能状态,确保数据的时效性和准确性,为性能分析提供了实时数据支持。

24、在一种可选的实施方式中,所述中断机制包括性能阈值中断时;所述在所述每笔传输操作的延时、所述平均延时、所述平均带宽或所述时间窗口的终止时间触发所述目标axi总线的中断机制时,使cpu处理器获取当前时间窗口的统计结果,以得到所述目标axi总线的死锁信息、总线错误信息或性能状态,包括:

25、在所述时间窗口的平均延时超过平均延时阈值或所述平均带宽低于带宽阈值时,判断所述目标axi总线触发性能阈值中断,并使所述cpu处理器获取所述时间窗口的延时信息以及带宽信息,以得到所述目标axi总线的性能状态。

26、上述方案的性能阈值中断提供了一种有效的性能保障机制,有助于确保axi总线在各种工作条件下都能维持良好的性能状态。

27、在一种可选的实施方式中,所述将所述目标axi总线的每笔传输操作的延时、带宽和信息条目输出至atb总线,以进行总线状态分析,包括:

28、以打包的方式将每笔传输操作的延时、带宽和信息条目输出至atb总线,并缓存到一个独立的目标存储空间中,以进行总线状态分析。

29、上述方案通过将数据输出至atb总线,可以对axi总线上的传输活动进行全面的分析和监控,有助于深入理解性能状况。

30、在一种可选的实施方式中,所述方法还包括:

31、通过多个时间窗口的统计,形成一个基于时间轴的延时和带宽柱状图,以分析总线整体性能瓶颈。

32、上述方案通过形成基于时间轴的延时和带宽柱状图等可视化手段,能够直观展示总线性能的变化趋势和瓶颈所在,为深入分析系统性能和制定优化策略提供了有力支持。

33、第二方面,本发明提供了一种监控模块,所述监控模块设置于一种片上axi总线监控系统中,所述监控模块的结构包括axi_mon接口、监控读总线单元以及监控写总线单元;

34、所述监控模块的axi_mon接口分别连接至目标axi总线接口、cpu处理器接口、目标存储设备接口以及cti交叉触发接口;

35、所述监控读总线单元用于监控所述目标axi总线的读总线,所述监控写总线单元用于监控所述目标axi总线的写总线;

36、所述监控模块,用于执行上述第一方面或其对应的任一实施方式的一种片上axi总线监控方法。

37、第三方面,本发明提供了一种片上axi总线监控系统,所述系统包括如上所述的一种监控模块,所述监控模块被配置为连接在cpu处理器接口和gdma master接口、pcie axi接口、ddr内存和ocm片上存储器,以及外设通道上。

38、第四方面,本发明提供了一种计算机设备,包括:存储器和处理器,存储器和处理器之间互相通信连接,存储器中存储有计算机指令,处理器通过执行计算机指令,从而执行上述第一方面或其对应的任一实施方式的一种片上axi总线监控方法。

39、第五方面,本发明提供了一种计算机可读存储介质,该计算机可读存储介质上存储有计算机指令,计算机指令用于使计算机执行上述第一方面或其对应的任一实施方式的一种片上axi总线监控方法。

40、第六方面,本发明提供了一种计算机程序产品,包括计算机指令,计算机指令用于使计算机执行上述第一方面或其对应的任一实施方式的一种片上axi总线监控方法。

41、本发明提供的技术方案可以包括以下有益效果:

42、本发明通过监控每笔传输操作的起始时间戳和响应时间戳,能够实时计算并获取每笔操作的延时,从而实现对axi总线性能的实时监控;通过统计一个时间窗口内的多笔传输操作的延时和数据量,计算得到平均延时和平均带宽,有助于识别总线性能的变化趋势;在特定条件(如延时超时、总线错误、时间窗口结束或性能阈值触发)下,能够触发中断机制,使cpu处理器及时获取当前时间窗口的统计结果,这不仅有助于快速响应总线问题,还能通过锁存死锁或错误发生时的信息条目,实现问题的精确定位;将统计数据(包括每笔传输操作的延时、带宽和信息条目)输出至atb总线,便于与其他系统或工具进行集成,实现更全面的总线状态分析和性能监控,提高了监控系统的灵活性和可扩展性。本发明还通过形成基于时间轴的延时和带宽柱状图等可视化手段,能够直观展示总线性能的变化趋势和瓶颈所在,为深入分析系统性能和制定优化策略提供了有力支持。

43、此外,本发明通过实时监控并记录总线信息,即使在cpu挂死的情况下,监控模块能保留并提供关键的死锁命令信息,帮助快速找到根因;监控模块能够实时捕捉到总线错误,这些错误可能预示着系统潜在的异常或死锁,为问题排查提供了第一手数据;监控模块允许在芯片上直接进行性能测试,通过实时跟踪和分析性能数据,减少了对实验室环境的依赖,提高了测试效率。


技术特征:

1.一种片上axi总线监控方法,其特征在于,所述方法由一种片上axi总线监控系统中的监控模块执行,所述方法包括:

2.根据权利要求1所述的方法,其特征在于,在所述监控目标axi总线的每笔传输操作的起始时间戳以及响应时间戳,以获取每笔传输操作的延时之前,所述方法还包括:

3.根据权利要求1所述的方法,其特征在于,所述监控目标axi总线的每笔传输操作的起始时间戳以及响应时间戳,以获取每笔传输操作的延时,包括:

4.根据权利要求1所述的方法,其特征在于,所述通过统计一个时间窗口内的多笔传输操作的延时以及数据量,获取所述时间窗口内的平均延时以及平均带宽,包括:

5.根据权利要求2所述的方法,其特征在于,所述中断机制包括死锁或者错误中断时;所述在所述每笔传输操作结束、所述平均延时、所述平均带宽或所述时间窗口的终止时间触发所述目标axi总线的中断机制时,使cpu处理器获取当前时间窗口的统计结果,以得到所述目标axi总线的死锁信息、总线错误信息或性能状态,包括:

6.根据权利要求2所述的方法,其特征在于,所述中断机制包括统计窗口结束中断时;所述在所述每笔传输操作的延时、所述平均延时、所述平均带宽或所述时间窗口的终止时间触发所述目标axi总线的中断机制时,使cpu处理器获取当前时间窗口的统计结果,以得到所述目标axi总线的死锁信息、总线错误信息或性能状态,包括:

7.根据权利要求2所述的方法,其特征在于,所述中断机制包括性能阈值中断时;所述在所述每笔传输操作的延时、所述平均延时、所述平均带宽或所述时间窗口的终止时间触发所述目标axi总线的中断机制时,使cpu处理器获取当前时间窗口的统计结果,以得到所述目标axi总线的死锁信息、总线错误信息或性能状态,包括:

8.根据权利要求1所述的方法,其特征在于,所述将所述目标axi总线的每笔传输操作的延时、带宽和信息条目输出至atb总线,以进行总线状态分析,包括:

9.根据权利要求1至8中任一项所述的方法,其特征在于,所述方法还包括:

10.一种监控模块,其特征在于,所述监控模块设置于一种片上axi总线监控系统中,所述监控模块的结构包括axi_mon接口、监控读总线单元以及监控写总线单元;

11.一种片上axi总线监控系统,其特征在于,所述系统包括如权利要求10所述的一种监控模块,所述监控模块被配置为连接在cpu处理器接口和gdma master接口、pcie axi接口、ddr内存和ocm片上存储器,以及外设通道上。

12.一种计算机设备,其特征在于,包括:

13.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质上存储有计算机指令,所述计算机指令用于使计算机执行权利要求1至9中任一项所述的一种片上axi总线监控方法。

14.一种计算机程序产品,其特征在于,包括计算机指令,所述计算机指令用于使计算机执行权利要求1至9中任一项所述的一种片上axi总线监控方法。


技术总结
本发明涉及芯片测试技术领域,具体涉及一种片上AXI总线监控方法及监控模块,该方法由监控模块执行,包括:监控每笔传输操作的起始及响应时间戳,以获取每笔传输操作的延时;通过统计一个时间窗口内的多笔传输操作的延时以及数据量,获取平均延时以及平均带宽;在每笔传输操作的延时、平均延时、平均带宽或时间窗口的终止时间触发目标AXI总线的中断机制时,使CPU获取当前时间窗口的统计结果;将目标AXI总线的每笔传输操作的延时、带宽和信息条目输出至ATB总线。本发明的监控模块即使在CPU挂死的情况下也能保留并提供关键的死锁命令信息,帮助快速找到根因,实现了既不干扰业务场景的运行又能实时获取总线状态。

技术研发人员:段延亮,张辅云,李兵,马吉
受保护的技术使用者:无锡众星微系统技术有限公司
技术研发日:
技术公布日:2024/12/5

最新回复(0)