功率MOS驱动电路的制作方法

功率mos驱动电路
技术领域
1.本技术涉及功率mos驱动电路技术领域，特别是涉及一种功率mos驱动电路。


背景技术：

2.功率mos作为电子开关器件，其具有开关速度快、导通损耗低以及制作成本低廉等特点，广泛应用于电池充电器、电源适配器等诸多电源领域。几乎所有的电源产品都离不开电子开关，而功率mos作为当前应用最广泛的电子开关，如何在使用中匹配功率mos的器件特性就成为了一个重要的研究方向，而这其中如何保证功率mos的可靠性就显得极为重要。
3.当前的绝大部分功率mos开关的栅极和源极的击穿电压都不会超过30v。功率mos开关的器件特性是当栅源极电压越高，其导通电阻越小，作为开关的损耗就会越小，系统效率就会越高；反之，当栅源极电压越低，其导通电阻越大，作为开关的损耗就会越大，系统效率就会越低。在实际应用中，需要选择合适的驱动电压(一般控制在10v～20v)，既保证了导通损耗过小，又不会导致功率mos的栅源电压过高而击穿损坏。
4.传统功率mos开关的驱动电路采用图2所示的结构，此结构用齐纳二极管解决了电源vcc过高时输出方波高电平的问题。但是，当vcc过低时，由于nmos晶体管nm2导通阈值vth的影响，输出方波高电平会比vcc低一个nm2晶体管的阈值vth，即为vcc-vth。
5.针对此问题，参考图3所示，传统功率mos开关的驱动电路进行优化，在第二nmos晶体管nm2晶体管上并联一个pmos晶体管pm2。当电源vcc过低时，打开第二nmos晶体管nm2的同时打开pm2，将输出方波高电平钳位在vcc。这个方案解决了vcc过低时的驱动电压问题，不过pmos晶体管的电流能力大约是nmos晶体管的1/3，所以在提供相同驱动能力的前提下，pmos需要占据更多的面积，成本更高。
6.针对上述的现有技术中存在的现有的解决功率mos驱动电路中电源vcc的电压过低时无法启动功率mos开关的方案中，存在功率mos驱动电路的成本变高以及功耗大的技术问题，目前尚未提出有效的解决方案。


技术实现要素：

7.本公开提供了一种功率mos驱动电路，以解决现有技术中存在的现有的解决功率mos驱动电路中电源vcc的电压过低时无法启动功率mos开关的方案中，存在功率mos驱动电路的成本变高以及功耗大的技术问题。
8.根据本技术的一个方面，提供了一种功率mos驱动电路，包括：第二nmos晶体管、第三nmos晶体管以及设置于第二nmos晶体管和第三nmos晶体管之间的钳位电路，其中第二nmos晶体管的源极和第三nmos晶体管的漏极相连，用于产生输出控制方波；以及钳位电路用于限制输出控制方波的高电平。
9.从而通过本技术实施例提供的一种功率mos驱动电路，通过第二nmos晶体管源极和第三nmos晶体管的漏极连接，输出用于启动开关的输出控制方波。其中第二nmos晶体管用于输出控制方波的高电平，第三nmos晶体管用于输出控制方波的低电平。并且本发明还
在第二nmos晶体管和第三nmos晶体管的连接处设置有钳位电路，其中钳位电路用于控制输出控制方波的高电平。达到了防止输出控制方波的高电平过高导致功率mos开关的栅极击穿的技术效果。并且本发明通过简单的电路结构，实现了对于功率mos栅极驱动的高低压钳位设置，高压防止功率mos开关的栅极击穿，低压防止驱动过低导致的功率mos开关导通损耗过大，从而达到了既节省了电路的面积和成本，又提供了足够的驱动能力的技术效果。进而解决了现有技术中存在的现有的解决功率mos驱动电路中电源vcc的电压过低时无法启动功率mos开关的方案中，存在功率mos驱动电路的成本变高以及功耗大的技术问题。
10.根据下文结合附图对本技术的具体实施例的详细描述，本领域技术人员将会更加明了本技术的上述以及其他目的、优点和特征。
附图说明
11.后文将参照附图以示例性而非限制性的方式详细描述本技术的一些具体实施例。附图中相同的附图标记标示了相同或类似的部件或部分。本领域技术人员应该理解，这些附图未必是按比例绘制的。附图中：
12.图1是根据本技术实施例所述的功率mos驱动电路的示意图；
13.图2是背景技术中所述的传统功率mos开关的驱动电路的示意图；以及
14.图3是背景技术中所述的传统功率mos开关的驱动电路的优化示意图。
具体实施方式
15.需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本公开。
16.为了使本技术领域的人员更好地理解本公开方案，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分的实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本公开保护的范围。
17.需要说明的是，本公开的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的术语在适当情况下可以互换，以便这里描述的本公开的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
18.需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本技术的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
19.图1是根据本技术实施例所述的功率mos驱动电路的示意图。参考图1所示，功率mos驱动电路包括：第二nmos晶体管nm2、第三nmos晶体管nm3以及设置于第二nmos晶体管nm2和第三nmos晶体管nm3之间的钳位电路3，其中第二nmos晶体管nm2的源极和第三nmos晶
体管nm3的漏极相连，用于产生输出控制方波；以及钳位电路3用于限制输出控制方波的高电平。
20.正如背景技术中所述的，传统功率mos开关的驱动电路采用图2所示的结构，此结构用齐纳二极管解决了电源vcc过高时输出方波高电平的问题。但是，当vcc过低时，由于nmos晶体管nm2导通阈值vth的影响，输出方波高电平会比vcc低一个nm2晶体管的阈值vth，即为vcc-vth。针对此问题，参考图3所示，传统功率mos开关的驱动电路进行优化，在第二nmos晶体管nm2晶体管上并联一个pmos晶体管pm2。当电源vcc过低时，打开第二nmos晶体管nm2的同时打开pm2，将输出方波高电平钳位在vcc。这个方案解决了vcc过低时的驱动电压问题，不过pmos晶体管的电流能力大约是nmos晶体管的1/3，所以在提供相同驱动能力的前提下，pmos需要占据更多的面积，成本更高。
21.有鉴于此，本实施例提供了一种功率mos驱动电路，通过第二nmos晶体管nm2源极和第三nmos晶体管nm3的漏极连接，输出用于启动功率mos开关的输出控制方波。其中第二nmos晶体管nm2用于输出控制方波的高电平，第三nmos晶体管nm3用于输出控制方波的低电平。并且本发明还在第二nmos晶体管nm2和第三nmos晶体管nm3的中间设置钳位电路3，当输出控制方波的高电平过高时，钳位电路3用于控制输出控制方波的高电平不超过功率mos开关的最高电压。达到了防止输出控制方波的高电平过高导致功率mos开关的栅极击穿的技术效果。并且本发明通过简单的电路结构，实现了对于功率mos开关栅极驱动的高低压钳位设置，高压防止功率mos开关的栅极击穿，低压防止驱动过低导致的功率mos开关导通损耗过大，从而达到了既节省了电路的面积和成本，又提供了足够的驱动能力的技术效果。进而解决了现有技术中存在的现有的解决功率mos驱动电路中电源vcc的电压过低时无法启动功率mos开关的方案中，存在功率mos驱动电路的成本变高以及功耗大的技术问题。
22.可选地，功率mos驱动电路还包括：电平转换电路2，其中第二nmos晶体管nm2和第三nmos晶体管nm3设置于电平转换电路2中，并且电平转换电路2用于将接收的输入控制方波转换成可以驱动功率mos开关的输出控制方波。
23.具体地，参考图1所示，功率mos驱动电路还包括：电平转换电路2，其中第二nmos晶体管nm2和第三nmos晶体管nm3均设置于电平转换电路2中，并且电平转换电路2用于将输入控制方波转换成可以驱动功率mos开关的输出控制方波。从而通过电平转换电路2达到了可以控制功率mos开关的开启和关闭的技术效果。
24.可选地，功率mos驱动电路还包括：供电电路1，供电电路1与电平转换电路2连接，用于为电平转换电路2提供输入电压。
25.具体地，参考图1所示，供电电路1和电平转换电路2连接，为电平转换电路提供控制电源，即通过供电电路1为电平转换电路2提供输入电压。
26.可选地，功率mos驱动电路还包括：电源vcc，并且供电电路1包括：限流电路i
dc
、第一齐纳二极管zd1、第一电容c1、第一npn晶体管npn1以及第二npn晶体管npn2，其中限流电路i
dc
的正端与电源vcc连接，并且限流电路i
dc
的负端与第一齐纳二极管zd1的阴极连接；第一齐纳二极管zd1的阴极与第一npn晶体管npn1的基极以及第二npn晶体管npn2的基极连接，并且第一齐纳二极管zd1的阳极与地连接；第一电容c1与第一齐纳二极管zd1并联连接；第一npn晶体管npn1的基极与第一齐纳二极管zd1的阴极连接，第一npn晶体管npn1的集电极与电源vcc连接，并且第一npn晶体管npn1的发射极与电平转换电路2连接；以及第二npn
晶体管npn2的基极与第一齐纳二极管zd1的阴极连接，第二npn晶体管npn2的集电极与电源vcc连接，以及第二npn晶体管npn2的发射极与电平转换电路2连接。
27.具体地，参考图1所示，其中电源vcc为功率mos驱动电路提供电源。并且限流电路i
dc
，其正端接电源vcc，负端接第一齐纳二极管zd1的阴极，第一齐纳二极管zd1的阳极接地。第一电容c1并联于第一齐纳二极管zd1的两端。第一npn晶体管npn1和第二npn晶体管npn2的基极均接第一齐纳二极管zd1的阴极，第一npn晶体管npn1和第二npn晶体管npn2的集电极均接电源vcc。第一npn晶体管npn1的发射极为电平转化电路2提供电源。第二npn晶体管npn2的发射极接pmos晶体管pm的源极。其中第一npn晶体管npn1的发射极为电平转换电路2提供供电电源，第二npn晶体管npn2的发射极为pmos晶体管pm提供供电电源。并且第一齐纳二极管zd1为第一npn晶体管npn1和第二npn晶体管npn2提供基极钳位(其中钳位为将电位限制在规定电位的措施)，其目的是防止第一npn晶体管npn1和第二npn晶体管npn2的发射极为电平转换电路2提供的电压过高。限流电路i
dc
的目的是为第一npn晶体管npn1和第二npn晶体管npn2提供基极驱动电流的同时不损坏第一齐纳二极管zd1。
28.此外，第一齐纳二极管zd1只有当电源vcc的电压达到第一齐纳二极管zd1预先设置的启动电压的情况下，第一齐纳二极管zd1才会发挥作用。从而钳制第一npn晶体管npn1和第二npn晶体管npn2发射极的电压。
29.此外，第一npn晶体管npn1和第二npn晶体管npn2的发射极电压＝v
zd1-0.7v(v
zd1
是第一齐纳二极管zd1的击穿电压，0.7v为npn基极和发射极之间的压降)，作为电平转换电路2和钳位电路3的电源电压。
30.可选地，电平转换电路2包括：电平转换器21，其中电平转换器21用于接收输入控制方波和第一npn晶体管npn1发射极的输入电压，将输入控制方波转换成和输入电压相匹配的高低电平，并且电平转换器21包括第一输入端211、第二输入端212、第一输出端q1以及第二输出端q2，其中电平转换器21的第一输入端211与第一npn晶体管npn1的发射极连接，用于接收输入电压，并且电平转换器21的第二输入端212用于接收输入控制方波；以及电平转换器21的第一输出端q1和第二输出端q2用于输出转换后的电平信号。
31.具体地，参考图1所示，电平转换器21的第二输入端212接输入控制方波，电平转换器21的第一输出q1接pmos晶体管pm和第一nmos晶体管nm1的栅极，电平转换器21的第二输出q2接第三nmos晶体管nm3的栅极。从而通过电平转换电路2中电平转换器21可以将接收到的输入控制方波转换成响应的输出电压。
32.此外，当输入电压为10v，输入控制方波的高低电平分别为地和5v的情况下，电平转换器21将输入控制方波的高低电平转换为地和10v。即将输入控制方波的高电平转换成第一npn晶体管npn1发射极的电压。
33.可选地，电平转换电路2还包括：pmos晶体管pm、第一nmos晶体管nm1、第二nmos晶体管nm2和第三nmos晶体管nm3，其中pmos晶体管pm的漏极与第一nmos晶体管nm1的漏极以及第二nmos晶体管nm2的栅极连接，pmos晶体管pm的源极与第二npn晶体管npn2的发射极连接，pmos晶体管pm栅极与电平转换器21的第一输出端q1以及第一nmos晶体管nm1的栅极连接；第一nmos晶体管nm1的栅极与电平转换器21的第一输出端q1连接，第一nmos晶体管nm1的漏极与pmos晶体管pm的漏极以及第二nmos晶体管nm2的栅极连接，并且第一nmos晶体管nm1的源极与地连接；第二nmos晶体管nm2的栅极与pmos晶体管pm的漏极以及第一nmos晶体
管nm1的漏极连接，第二nmos晶体管nm2的漏极与电源vcc连接，并且第二nmos晶体管nm2的源极与第三nmos晶体管nm3的漏极连接；以及第三nmos晶体管nm3的栅极与电平转换器21的第二输出端q2连接，第三nmos晶体管nm3的漏极与第二nmos晶体管nm2的源极连接，并且第三nmos晶体管nm3的源极与地连接。
34.pmos晶体管pm的漏极与第一nmos晶体管nm1漏极相连，接第二nmos晶体管nm2的栅极，第一nmos晶体管nm1的源极接地；第二nmos晶体管nm2的漏极接电源vcc，第二nmos晶体管nm2的源极和第三nmos晶体管nm3的漏极相连，产生输出控制方波。第三nmos晶体管nm3的源极接地。从而通过上述元件，可以产生用于启动mos开关的控制方波。
35.此外，当第一输出端q1和第二输出端q2的电压为高时，第三nmos晶体管nm3打开，第一nmos晶体管nm1也是打开的，pmos晶体管pm关断的，所以此时输出为低。同时第二电容c2被充电到v
zd1-0.7v。
36.当第一输出端q1和第二输出端q2的电压为低时，第三nmos晶体管nm3关断，第一nmos晶体管nm1也是关断，pmos晶体管pm是打开的，这时第二nmos晶体管nm2的栅极电压等于v
zd1-0.7v，所以第二nmos晶体管nm2被打开，由于第二电容c2上的电压一直存在，所以第二nmos晶体管nm2的栅极电压＝vout+v
c2
＝vout+v
zd1-0.7v，随着输出电压的上升，第二nmos晶体管nm2的栅极电压也会上升，始终比输出高v
zd1-0.7v(这个电压是比nmos晶体管的阈值vth要高好几v，所以当电源vcc很低的时候，第二nmos晶体管nm2相当于一个开关，输出的高电平就会等于电源vcc，而不是vcc-vth。当电源vcc比较高时，第二nmos晶体管nm2的栅极电压＝vout+v
c2
＝vout+v
zd1-0.7v》v
zd2
后，第二电容c2会通过第二齐纳二极管zd2放电，第二nmos晶体管nm2的栅极就会被钳位成v
zd2
，这样输出的高电平就等于v
zd2-vth。
37.此外，例如：vth＝3.0v(固定的)，如果选择v
zd1
＝v
zd2
＝15.0v，那么vcc＝30v时，则q1和q2为低时，第二nmos晶体管nm2的栅极电压就是15v(等于v
zd2
)，输出就等于12.0v。vcc＝10v时，则第一输出端q1和第二输出端q2的电压为低时，由于第二电容c2在第三nmos晶体管nm3和第一nmos晶体管nm1打开时被充电到9.3v(10v-0.7v)。那么当第一nmos晶体管nm1和第三nmos晶体管nm3关断后，pmos晶体管pm打开，第二nmos晶体管nm2的栅极就等于9.3v，第二nmos晶体管nm2被打开，输出开始上升，由于第二电容c2没有放电，所以第二电容c2上的9.3v电压没有变化，当输出上升时，第二电容c2上端(即与第二npn晶体管npn2连接的一端)的电压也会随着输出电压上升(vout+9.3v)，那当vout上升到5.7v时，c2上端的电压就到了15v，当输出在继续上升，那么第二齐纳二极管zd2就被击穿了，第二电容c2上端的电压就被钳位在了15v。(这段时间pm是导通的，第二电容c2上端的电压等于nm2栅极的电压)。当输出继续上升，第二nmos晶体管nm2的栅极电压已经不变了。此时输出最高就等于vcc＝10v。
38.此外，第一齐纳二极管zd1发生击穿时，设置第一npn晶体管npn1和第二npn晶体管npn2的基极电压，也是设置驱动电平转换电路2的电源电压。第二齐纳二极管zd2发生击穿时，用以设置输出控制方波的最高电压，即v
zd2-vth。第一齐纳二极管zd1的击穿电压是v
zd1
，第二齐纳二极管zd2的击穿电压是v
zd2
。其中v
zd1-0.7v必须小于等于v
zd2
，这样是防止npn2和zd2通路直接导通产生漏电。v
zd2-v
zd1
也必须小于第二npn晶体管npn2的发射极e和基极b的击穿电压bv
ebo
，防止第二npn晶体管npn2损坏。即-0.7v《v
zd2-v
zd1
《npn2的bv
ebo
。
39.可选地，钳位电路3包括：第二电容c2以及第二齐纳二极管zd2，其中第二电容c2的
第一端与第二npn晶体管npn2的发射极连接，以及第二电容c2的第二端与第二nmos晶体管nm2的源极连接；以及第二齐纳二极管zd2的阴极与第二npn晶体管npn2的发射极连接，以及第二齐纳二极管zd2的阳极与地连接。
40.具体地，参考图1所示，第二电容c2的一端接第二npn晶体管npn2的发射极，第二电容c2的另一端接输出。第二齐纳二极管zd2的阴极接第二npn晶体管npn2的发射极，第二齐纳二极管zd2的阳极接地。其中第二齐纳二极管zd2在电源vcc电压较高时钳位输出控制方波的最高电平，达到电源vcc电压过高时保护功率mos开关栅极的目的。第二电容c2的作用是在电源vcc较低时钳位输出控制方波的最高电平位为电源vcc，防止功率mos驱动电压过低，导通损耗变大，系统效率降低。
41.从而通过本技术实施例提供的一种功率mos驱动电路，通过第二nmos晶体管nm2源极和第三nmos晶体管nm3的漏极连接，输出用于启动开关的输出控制方波。其中第二nmos晶体管nm2用于输出控制方波的高电平，第三nmos晶体管nm3用于输出控制方波的低电平。并且本发明还在第二nmos晶体管nm2和第三nmos晶体管nm3的连接处设置有钳位电路3，其中钳位电路3用于控制输出控制方波的高电平。达到了防止输出控制方波的高电平过高导致功率mos开关的栅极击穿的技术效果。并且本发明通过简单的电路结构，实现了对于功率mos栅极驱动的高低压钳位设置，高压防止功率mos开关的栅极击穿，低压防止驱动过低导致的功率mos开关导通损耗过大，从而达到了既节省了电路的面积和成本，又提供了足够的驱动能力的技术效果。进而解决了现有技术中存在的现有的解决功率mos驱动电路中电源vcc的电压过低时无法启动功率mos开关的方案中，存在功率mos驱动电路的成本变高以及功耗大的技术问题。
42.此外，pmos：p-channel metal oxide semiconductor fet，p沟道金属氧化物半导体场效应晶体管；
43.nmos:n-channel metal oxide semiconductor fet，n沟道金属氧化物半导体场效应晶体管。
44.npn:negative positive negative transistor，npn晶体管。
45.此外，本发明的一种应用于开关电源功率mos的驱动电路，参考图1所示，包含供电电路1(供电产生电路)、电平转换电路2(驱动电平转换电路)和钳位电路3(电源vcc高低压钳位电路)。参考图1所示，其仅包含限流电路i
dc
、第一齐纳二极管zd1、第一电容c1、第一npn晶体管npn1和第二npn晶体管npn2、电平转换器21、pmos晶体管pm、第二nmos晶体管nm1、第二nmos晶体管nm2、第三nmos晶体管nm3、第二电容c2和第二齐纳二极管zd2。
46.限流电路i
dc
，其正端接电源vcc，负端接第一齐纳二极管zd1的阴极，第一齐纳二极管zd1的阳极接地；第一电容c1并联于第一齐纳二极管zd1的两端；第一npn晶体管npn1和第二npn晶体管npn2的基极均接第一齐纳二极管zd1的阴极，第一npn晶体管npn1和第二npn晶体管npn2的集电极均接电源vcc；第一npn晶体管npn1的发射极为电平转化器提供电源；第二npn晶体管npn2的发射极接pmos晶体管pm的源极；电平转换器21的第二输入端212接输入控制方波，电平转换器21的第一输出端q1接pmos晶体管pm和第一nmos晶体管nm1的栅极，电平转换器21的第二输出端q2接第三nmos晶体管nm3的栅极；pmos晶体管pm的漏极与第一nmos晶体管nm1漏极相连，接第二nmos晶体管nm2的栅极，第一nmos晶体管的源极接地；第二nmos晶体管nm2的漏极接电源vcc，第二nmos晶体管nm2的源极和第三nmos晶体管nm3的漏极
相连，产生输出控制方波；第三nmos晶体管nm3的源极接地；第二电容c2的一端接第二npn晶体管npn2的发射极，第二电容c2的另一端接输出；第二齐纳二极管zd2的阴极接第二npn晶体管npn2的发射极，第二齐纳二极管zd2的阳极接地。
47.限流电路i
dc
，其目的是为第一npn晶体管npn1和第二npn晶体管npn2提供基极驱动电流的同时不损坏第一齐纳二极管zd1；第一齐纳二极管zd1为第一npn晶体管npn1和第二npn晶体管npn2提供基极钳位，其目的是防止第一npn晶体管npn1和第二npn晶体管npn2的发射极提供的电压过高；第一npn晶体管npn1的发射极为电平转换电路提供供电电源；第二npn晶体管npn2的发射极为pmos晶体管pm提供供电电源；第二齐纳二极管zd2在电源vcc较高时钳位输出控制方波的最高电平，达到vcc过高时保护功率mos栅极的目的；第二电容c2的作用是在vcc较低时钳位输出控制方波的最高电平位为vcc，防止功率mos驱动电压过低，导通损耗变大，系统效率降低。
48.本发明提供的一种应用于开关电源功率mos的驱动电路，通过简单的电路结构来减少了电路中的器件数目，简化了设计，减小了静态功耗和动态功耗，缩小了集成电路芯片的有效面积，降低了生成成本。同时在此基础上，实现了当vcc电源过高时钳位输出方波的高电平，防止损坏功率mos的栅极，当vcc电源过低时又可以将输出方波的高电平钳位为vcc，为功率mos提供足够的驱动能力，减小导通损耗，提高系统效率。
49.本发明实施例，简化了设计，降低了成本。同时，本发明所示的一种应用于开关电源的功率mos驱动电路，能够满足绝大多数功率电源对于功率mos开关的驱动要求。
50.除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
51.为了便于描述，在这里可以使用空间相对术语，如“在
……
之上”、“在
……
上方”、“在
……
上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在
……
上方”可以包括“在
……
上方”和“在
……
下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。
52.在本公开的描述中，需要理解的是，方位词如“前、后、上、下、左、右”、“横向、竖向、垂直、水平”和“顶、底”等所指示的方位或位置关系通常是基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，在未作相反说明的情况下，这些方位词并不指示和暗示所指的装置或元件必须具有特定的方位或者以特定的方位构造和操作，因此不能理解为对本公开保护范围的限制；方位词“内、外”是指相对于各部件本身的轮廓的内外。
53.以上所述，仅为本技术较佳的具体实施方式，但本技术的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本技术揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本技术的保护范围之内。因此，本技术的保护范围应该以权利要求的保护范围为准。

技术特征：
1.一种功率mos驱动电路，其特征在于，包括：第二nmos晶体管(nm2)、第三nmos晶体管(nm3)以及设置于所述第二nmos晶体管(nm2)和所述第三nmos晶体管(nm3)之间的钳位电路(3)，其中所述第二nmos晶体管(nm2)的源极和第三nmos晶体管(nm3)的漏极相连，用于产生输出控制方波；以及所述钳位电路(3)用于限制所述输出控制方波的高电平。2.根据权利要求1所述的功率mos驱动电路，其特征在于，还包括：电平转换电路(2)，其中所述第二nmos晶体管(nm2)和所述第三nmos晶体管(nm3)设置于所述电平转换电路(2)中，并且所述电平转换电路(2)用于将接收的输入控制方波转换成可以驱动功率mos开关的输出控制方波。3.根据权利要求2所述的功率mos驱动电路，其特征在于，还包括：供电电路(1)，所述供电电路(1)与所述电平转换电路(2)连接，用于为所述电平转换电路(2)提供输入电压。4.根据权利要求3所述的功率mos驱动电路，其特征在于，还包括：为所述功率mos驱动电路提供电压的电源(vcc)，并且所述供电电路(1)包括：限流电路(i
dc
)、第一齐纳二极管(zd1)、第一电容(c1)、第一npn晶体管(npn1)以及第二npn晶体管(npn2)，其中所述限流电路(i
dc
)的正端与所述电源(vcc)连接，并且所述限流电路(i
dc
)的负端与所述第一齐纳二极管(zd1)的阴极连接；所述第一齐纳二极管(zd1)的阴极与所述第一npn晶体管(npn1)的基极以及所述第二npn晶体管(npn2)的基极连接，并且所述第一齐纳二极管(zd1)的阳极与地连接；所述第一电容(c1)与所述第一齐纳二极管(zd1)并联连接；所述第一npn晶体管(npn1)的基极与所述第一齐纳二极管(zd1)的阴极连接，所述第一npn晶体管(npn1)的集电极与所述电源(vcc)连接，并且所述第一npn晶体管(npn1)的发射极与所述电平转换电路(2)连接；以及所述第二npn晶体管(npn2)的基极与所述第一齐纳二极管(zd1)的阴极连接，所述第二npn晶体管(npn2)的集电极与所述电源(vcc)连接，以及所述第二npn晶体管(npn2)的发射极与所述电平转换电路(2)连接。5.根据权利要求4所述的功率mos驱动电路，其特征在于，所述电平转换电路(2)包括：电平转换器(21)，其中所述电平转换器(21)用于接收输入控制方波和所述第一npn晶体管(npn1)发射极的输入电压，将所述输入控制方波转换成和所述输入电压相匹配的高低电平，并且所述电平转换器(21)包括第一输入端(211)、第二输入端(212)、第一输出端(q1)以及第二输出端(q2)，其中所述电平转换器(21)的第一输入端(211)与所述第一npn晶体管(npn1)的发射极连接，用于接收所述输入电压，并且所述电平转换器(21)的第二输入端(212)用于接收所述输入控制方波；以及所述电平转换器(21)的第一输出端(q1)和所述第二输出端(q2)用于输出转换后的电平信号。6.根据权利要求5所述的功率mos驱动电路，其特征在于，所述电平转换电路(2)还包括：pmos晶体管(pm)以及第一nmos晶体管(nm1)，其中所述pmos晶体管(pm)的漏极与第一nmos晶体管(nm1)的漏极以及所述第二nmos晶体管
(nm2)的栅极连接，所述pmos晶体管(pm)的源极与所述第二npn晶体管(npn2)的发射极连接，所述pmos晶体管(pm)栅极与所述电平转换器(21)的第一输出端(q1)以及第一nmos晶体管(nm1)的栅极连接；所述第一nmos晶体管(nm1)的栅极与所述电平转换器(21)的第一输出端(q1)连接，所述第一nmos晶体管(nm1)的漏极与所述pmos晶体管(pm)的漏极以及所述第二nmos晶体管(nm2)的栅极连接，并且所述第一nmos晶体管(nm1)的源极与地连接；所述第二nmos晶体管(nm2)的栅极与所述pmos晶体管(pm)的漏极以及所述第一nmos晶体管(nm1)的漏极连接，所述第二nmos晶体管(nm2)的漏极与所述电源(vcc)连接，并且所述第二nmos晶体管(nm2)的源极与第三nmos晶体管(nm3)的漏极连接；以及所述第三nmos晶体管(nm3)的栅极与所述电平转换器(21)的第二输出端(q2)连接，所述第三nmos晶体管(nm3)的漏极与所述第二nmos晶体管(nm2)的源极连接，并且所述第三nmos晶体管(nm3)的源极与地连接。7.根据权利要求6所述的功率mos驱动电路，其特征在于，所述钳位电路(3)包括：第二电容(c2)以及第二齐纳二极管(zd2)，其中所述第二电容(c2)的第一端与所述第二npn晶体管(npn2)的发射极连接，以及所述第二电容(c2)的第二端与所述第二nmos晶体管(nm2)的源极连接；以及所述第二齐纳二极管(zd2)的阴极与所述第二npn晶体管(npn2)的发射极连接，以及所述第二齐纳二极管(zd2)的阳极与地连接。

技术总结
本申请公开了一种功率MOS驱动电路，包括：第二NMOS晶体管NM2、第三NMOS晶体管NM3以及设置于第二NMOS晶体管NM2和第三NMOS晶体管NM3之间的钳位电路3，其中第二NMOS晶体管NM2的源极和第三NMOS晶体管NM3的漏极相连，用于产生输出控制方波；以及钳位电路3用于限制输出控制方波的高电平。制方波的高电平。制方波的高电平。


技术研发人员：雷晗 夏云凯
受保护的技术使用者：西安鼎芯微电子有限公司
技术研发日：2020.09.08
技术公布日：2022/3/7