电源路径开关电路的制作方法

1.本发明涉及电源路径开关电路，特别涉及可缩小印刷电路板的布线面积的电源路径开关电路。


背景技术：

2.图1是显示一已知的返驰式电源供应电路的二次侧电路。如图1所示，已知的返驰式电源供应电路的二次侧电路利用电阻rcs来侦测二次侧的电流，并利用晶体管bmos来切换电流。电阻rcs需要采用高准确度的电阻以用于感测电流，故其成本昂贵，且需额外的印刷电路板空间来容纳电阻rcs。
3.有鉴于此，本发明针对上述先前技术的不足，提出一种创新的电源路径开关电路。


技术实现要素：

4.于一观点中，本发明提供一种电源路径开关电路，用以导通或不导通一电源路径，该电源路径开关电路包含：一功率晶体管单元，耦接于该电源路径的一供应端与一输出端之间，该功率晶体管单元包括：一第一垂直双扩散金属氧化物半导体(vertical double-diffused metal oxide semiconductor,vdmos)元件，具有一第一电流流入端、一第一电流流出端与一第一控制端，其中该第一电流流入端耦接于该供应端，该第一电流流出端耦接于该输出端，且该第一控制端接收一控制信号，并据以操作而导通或不导通该电源路径；以及一第二vdmos元件，具有一第二电流流入端、一第二电流流出端与一第二控制端，其中该第二电流流入端耦接于该供应端，该第二控制端接收该控制信号；以及一电压锁定电路，分别与该第一电流流出端及该第二电流流出端耦接，以将该第二电流流出端的电压锁定于该第一电流流出端的电压，由此使流经该第一vdmos元件的一第一导通电流与流经该第二vdmos元件的一第二导通电流具有一预设比例。
5.于一实施例中，该电压锁定电路包括：一误差放大器，具有一非反向输入端与一反向输入端，分别与该第一电流流出端及该第二电流流出端耦接；一横向双扩散金属氧化物半导体(lateral double-diffused metal oxide semiconductor,ldmos)元件，其栅极与该误差放大器的输出端耦接，且该ldmos元件的一第三电流流入端与该第二电流流出端耦接，以及一电流感测元件，耦接于该ldmos元件的一第三电流流出端与一接地电位之间，以提供一电流感测信号，其中该电流感测信号用以示意该第一导通电流的位准。
6.于一实施例中，该功率晶体管单元与该电压锁定电路都为集成电路，且该功率晶体管单元与该电压锁定电路组合为多芯片模块(multi-chip module,mcm)。
7.于一实施例中，该电源路径用于一返驰式电源供应电路的二次侧电路。
8.于一实施例中，该电源路径用于一通信协议(protocol)电路，其中该通信协议电路与一负载电路以一通信协议进行通信，并产生该控制信号，而决定导通或不导通该电源路径，其中，该电源路径用以提供一电源给该负载电路。
9.于一实施例中，该第一导通电流与该第二导通电流的该预设比例为m:1，其中m为
大于1的正实数。
10.本发明的一优点在于本发明可省略电阻rcs及晶体管bmos，故可缩小印刷电路板的布线面积，进而可减少变压器的尺寸。
11.以下通过具体实施例详加说明，会更容易了解本发明的目的、技术内容、特点及其所实现的功效。
附图说明
12.图1是显示一已知的返驰式电源供应电路的二次侧电路的示意图。
13.图2是根据本发明的一实施例显示电源路径开关电路的示意图。
14.图3是根据本发明的一实施例显示返驰式电源供应电路的二次侧电路的示意图。
15.图4是根据本发明的一实施例显示应用在返驰式电源供应电路的二次侧电路的电源路径开关电路的示意图。
16.图中符号说明
17.20,30,40：电源路径开关电路
18.201,401：功率晶体管单元
19.2011,4011：第一垂直双扩散金属氧化物半导体(vdmos)元件
20.2011g,4011g：第一控制端
21.2011i,4011i：第一电流流入端
22.2011o,4011o：第一电流流出端
23.2012,4012：第二vdmos元件
24.2012g,4012g：第二控制端
25.2012i,4012i：第二电流流入端
26.2012o,4012o：第二电流流出端
27.202,402：电压锁定电路
28.203：电源路径
29.4021：误差放大器
30.4022：横向双扩散金属氧化物半导体(ldmos)元件
31.4022g：栅极
32.4022i：第三电流流入端
33.4022o：第三电流流出端
34.4023：电流感测元件
35.aifb：节点
36.bmos：晶体管
37.cc1,cc2,cs+,cs-,d+,d-,gnd,opto,rt,usbp,v2,vdd,vfb：引脚
38.i1：第二导通电流
39.in,vd：供应端
40.im：第一导通电流
41.out,vs,vs1,vs2：输出端
42.rb1,rb2,rb3,rb4,rcs：电阻
43.rd1,rd2,rs1,rs2：等效电阻
44.ron1,ron2：通道电阻
45.vbus：电压总线
46.vg：控制信号
具体实施方式
47.本发明中的附图均属示意，主要意在表示各电路间的耦接关系，以及各信号波形之间的关系，至于电路、信号波形与频率则并未依照比例绘制。
48.图2是根据本发明的一实施例显示电源路径开关电路的示意图。本发明的电源路径开关电路20可应用于任何类型的电源路径203。如图2所示，电源路径开关电路20包含一功率晶体管单元201以及一电压锁定电路202。功率晶体管单元201耦接于电源路径203的一供应端in与一输出端out之间。
49.功率晶体管单元201包括一第一垂直双扩散金属氧化物半导体(vertical double-diffused metal oxide semiconductor,vdmos)元件2011以及一第二vdmos元件2012。第一vdmos元件2011具有一第一电流流入端2011i、一第一电流流出端2011o与一第一控制端2011g。第一电流流入端2011i耦接于供应端in，而第一电流流出端2011o则耦接于输出端out。第一控制端2011g接收一控制信号vg，并据以操作而导通或不导通电源路径203。
50.第二vdmos元件2012具有一第二电流流入端2012i、一第二电流流出端2012o与一第二控制端2012g。第二电流流入端2012i耦接于供应端in，而第二电流流出端2012o则耦接于输出端out。第二控制端接收控制信号vg，并据以操作而导通或不导通电源路径。
51.电压锁定电路202分别与第一电流流出端2011o及第二电流流出端2012o耦接，以将第二电流流出端2012o的电压锁定于第一电流流出端2011o的电压，且第一电流流出端2011o与第二电流流出端2012o不直接电连接，由此使流经第一vdmos元件2011的一第一导通电流im与流经第二vdmos元件2012的一第二导通电流i1具有一预设比例。也就是说，通过将第一vdmos元件2011以及第二vdmos元件2012的电流流入端(即第一电流流入端2011i与第二电流流入端2012i)电连接，且将第一vdmos元件2011以及第二vdmos元件2012的控制端(即第一控制端2011g与第二控制端2012g)电连接(都接收控制信号vg)，并将第一vdmos元件2011以及第二vdmos元件2012的电流流出端(即第一电流流出端2011o与第二电流流出端2012o)通过电压锁定电路202锁定于相同电压，其中第一vdmos元件2011以及第二vdmos元件2012的电流流出端彼此不直接电连接；而使得前述第一导通电流im与第二导通电流i1维持在该预设比例。于一实施例中，第一导通电流im与第二导通电流i1的预设比例为m:1，其中m为大于1的正实数。于一实施例中，m例如可为但不限于为大于100的正实数，在一种较佳的实施例中，m例如可为但不限于2000或500。
52.于一实施例中，功率晶体管单元201与电压锁定电路202都为集成电路。于一较佳实施例中，功率晶体管单元201与电压锁定电路202可组合为多芯片模块(multi-chip module,mcm)。如上所述本发明的电源路径开关电路20可应用于任何类型的电源路径。例如，于一实施例中，该电源路径203可用于一返驰式电源供应电路的二次侧电路。于另一实施例中，该电源路径203可用于一通信协议(protocol)电路，其中该通信协议电路与一负载电路以一通信协议进行通信，并产生该控制信号，而决定导通或不导通该电源路径203，其
中，该电源路径203用以提供一电源给该负载电路。于又一实施例中，该电源路径203可用于交流直流转换系统电路。
53.图3是根据本发明的一实施例显示返驰式电源供应电路的二次侧电路的示意图。图3所示的实施例是将本发明的电源路径开关电路30应用在返驰式电源供应电路的二次侧电路，例如但不限于将电源路径开关电路30与返驰式电源供应电路的二次侧电路整合为芯片模块。由此可免除在印刷电路板上设置电阻rcs及晶体管bmos(blocking mos)，由此可减小印刷电路板布线空间，并节省制造成本。在一种实施例中，也可以将电源路径开关电路30中的电压锁定电路整合于前述二次侧电路的集成电路中，仅将电源路径开关电路30中的功率晶体管单元201独立于二次侧电路的集成电路之外。
54.图4是根据本发明的一实施例显示应用在返驰式电源供应电路的二次侧电路的电源路径开关电路的示意图。如图4所示，本发明的电源路径开关电路40可用以导通或不导通自供应端vd至电压总线vbus的一电源路径。电源路径开关电路40可包含一功率晶体管单元401以及一电压锁定电路402。于一实施例中，电压锁定电路402可设置于二次侧电路的控制器中。功率晶体管单元401耦接于该电源路径的一供应端vd与二次侧电路的控制器的一输出端vs之间。此处的供应端vd对应于图3的引脚vdd。于一实施例中，功率晶体管单元401包括一第一垂直双扩散金属氧化物半导体(vertical double-diffused metal oxide semiconductor,vdmos)元件4011以及一第二vdmos元件4012。第一vdmos元件4011具有一第一电流流入端4011i、一第一电流流出端4011o与一第一控制端4011g。第一电流流入端4011i通过d端的等效电阻rd1耦接于供应端vd，而第一电流流出端4011o通过s端的等效电阻rs1耦接于输出端vs1。第一控制端4011g接收一控制信号vg，并据以操作而导通或不导通该电源路径。
55.第二vdmos元件4012具有一第二电流流入端4012i、一第二电流流出端4012o与一第二控制端4012g。第二电流流入端4012i通过d端的等效电阻rd2耦接于供应端vd，而第二电流流出端4012o通过s端的等效电阻rs2耦接于输出端vs2。第二控制端4012g接收控制信号vg，并据以操作而导通或不导通该电源路径。于一实施例中，等效电阻rd1、rd2成一特定比例关系。于一实施例中，等效电阻rs1、rs2成一特定比例关系。于一实施例中，第一vdmos元件4011的通道电阻ron1及第二vdmos元件4012的通道电阻ron2成一特定比例关系。
56.电压锁定电路402分别与第一电流流出端4011o及第二电流流出端4012o耦接，且第一电流流出端4011o与第二电流流出端4012o不直接电连接，以将第二电流流出端4012o的电压锁定于第一电流流出端4011o的电压，由此使流经第一vdmos元件4011的一第一导通电流im与流经第二vdmos元件4012的一第二导通电流i1具有一预设比例。于一实施例中，第一导通电流im与第二导通电流i1的预设比例为m:1，其中m为大于1的正实数。于一实施例中，m例如可为但不限于为大于100的正实数，在一种较佳的实施例中，m例如可为但不限于2000或500。
57.电压锁定电路402可包括一误差放大器4021、一横向双扩散金属氧化物半导体(lateral double-diffused metal oxide semiconductor,ldmos)元件4022以及一电流感测元件4023。误差放大器4021具有一非反向输入端与一反向输入端，分别通过电阻rb3及电阻rb2与第一电流流出端4011o及第二电流流出端4012o耦接。将第一电流流出端4011o及第二电流流出端4012o分别耦接于误差放大器4021的非反向输入端与反向输入端，通过误差
放大器4021的回路设计，使得第一电流流出端4011o与第二电流流出端4012o锁定于相同电压。
58.ldmos元件4022的栅极4022g与误差放大器4021的输出端耦接，且ldmos元件4022的一第三电流流入端4022i通过电阻rb4与第二电流流出端4012o耦接。电流感测元件4023耦接于ldmos元件4022的一第三电流流出端4022o与一接地电位之间，以提供一电流感测信号，电流感测信号为第二导通电流i1的感测信号，由于第一导通电流im与第二导通电流i1具有一预设比例，故可由此得知第一导通电流im的位准。是故，该电流感测信号可用以示意第一导通电流im的位准。根据本发明，以kelvin sense方式，将电压锁定与感测电流，经由不同节点与路径完成，以避免寄生元件(如寄生电阻)影响电压锁定与感测电流的精确度。如图4所示，电压总线vbus通过电阻rb1耦接至第一电流流出端4011o。由此可通过电流感测元件4023侦测电流，并通过电压总线vbus侦测电压。
59.于一实施例中，功率晶体管单元401与电压锁定电路402都为集成电路。于一较佳实施例中，功率晶体管单元401与电压锁定电路402可形成于分开的基板上的芯片，且可组合为多芯片模块(multi-chip module,mcm)。需说明的是，在一实施例中，如图4中的电阻rb1～rb4可对应于焊线的寄生电阻，而电阻rb1～rb4各自的两端于图4中所连接的含有叉号的方框符号例如对应于芯片上或导线架上的焊垫。此外，如图4中的等效电阻rs1～rs2与rd1～rd2可对应于各自对应的vdmos元件的源极或漏极的寄生电阻，在一实施例中，也包括了芯片上的布局金属线的寄生电阻。
60.应注意的是，本发明的电源路径开关电路可应用于任何类型的电源路径。例如，于一实施例中，该电源路径可用于一返驰式电源供应电路的二次侧电路。于另一实施例中，该电源路径可用于一通信协议(protocol)电路，其中该通信协议电路与一负载电路以一通信协议进行通信，并产生该控制信号，而决定导通或不导通该电源路径，其中，该电源路径用以提供一电源给该负载电路。于又一实施例中，该电源路径可用于交流直流转换系统电路。
61.如上所述，本发明的电源路径开关电路可省略电阻rcs及晶体管bmos，故可缩小印刷电路板的布线面积，进而可减少变压器的尺寸。
62.以上已针对较佳实施例来说明本发明，但以上所述，仅为使本领域技术人员易于了解本发明的内容，并非用来限定本发明的最广的权利范围。所说明的各个实施例，并不限于单独应用，也可以组合应用，举例而言，两个或以上的实施例可以组合运用，而一实施例中的部分组成也可用以取代另一实施例中对应的组成部件。此外，在本发明的相同精神下，本领域技术人员可以想到各种等效变化以及各种组合，举例而言，本发明所称“根据某信号进行处理或运算或产生某输出结果”，不限于根据该信号的本身，也包含于必要时，将该信号进行电压电流转换、电流电压转换、及/或比例转换等，之后根据转换后的信号进行处理或运算产生某输出结果。由此可知，在本发明的相同精神下，本领域技术人员可以想到各种等效变化以及各种组合，其组合方式甚多，在此不一一列举说明。因此，本发明的范围应涵盖上述及其他所有等效变化。

技术特征：
1.一种电源路径开关电路，用以导通或不导通一电源路径，该电源路径开关电路包含：一功率晶体管单元，耦接于该电源路径的一供应端与一输出端之间，该功率晶体管单元包括：一第一垂直双扩散金属氧化物半导体元件，具有一第一电流流入端、一第一电流流出端与一第一控制端，其中该第一电流流入端耦接于该供应端，该第一电流流出端耦接于该输出端，且该第一控制端接收一控制信号，并据以操作而导通或不导通该电源路径；以及一第二垂直双扩散金属氧化物半导体元件，具有一第二电流流入端、一第二电流流出端与一第二控制端，其中该第二电流流入端耦接于该供应端，该第二控制端接收该控制信号；以及一电压锁定电路，分别与该第一电流流出端及该第二电流流出端耦接，以将该第二电流流出端的电压锁定于该第一电流流出端的电压，由此使流经该第一垂直双扩散金属氧化物半导体元件的一第一导通电流与流经该第二垂直双扩散金属氧化物半导体元件的一第二导通电流具有一预设比例。2.如权利要求1所述的电源路径开关电路，其中该电压锁定电路包括：一误差放大器，具有一非反向输入端与一反向输入端，分别与该第一电流流出端及该第二电流流出端耦接；一横向双扩散金属氧化物半导体元件，其栅极与该误差放大器的输出端耦接，且该横向双扩散金属氧化物半导体元件的一第三电流流入端与该第二电流流出端耦接；以及一电流感测元件，耦接于该横向双扩散金属氧化物半导体元件的一第三电流流出端与一接地电位之间，以提供一电流感测信号，其中该电流感测信号用以示意该第一导通电流的位准。3.如权利要求1所述的电源路径开关电路，其中该功率晶体管单元与该电压锁定电路都为集成电路，且该功率晶体管单元与该电压锁定电路组合为多芯片模块。4.如权利要求1所述的电源路径开关电路，其中该电源路径用于一返驰式电源供应电路的二次侧电路。5.如权利要求1所述的电源路径开关电路，其中该电源路径用于一通信协议电路，其中该通信协议电路与一负载电路以一通信协议进行通信，并产生该控制信号，而决定导通或不导通该电源路径，其中，该电源路径用以提供一电源给该负载电路。6.如权利要求1所述的电源路径开关电路，其中该第一导通电流与该第二导通电流的该预设比例为m:1，其中m为大于1的正实数。

技术总结
一种电源路径开关电路，包含：一功率晶体管单元，包括一第一垂直双扩散金属氧化物半导体元件和一第二垂直双扩散金属氧化物半导体元件，该第一垂直双扩散金属氧化物半导体元件的第一电流流出端耦接于一电源路径的输出端，该第一垂直双扩散金属氧化物半导体元件的第一电流流入端及该第二垂直双扩散金属氧化物半导体元件的第二电流流入端均耦接于该电源路径的供应端；以及一电压锁定电路，分别与该第一电流流出端及该第二电流流出端耦接，以将该第二电流流出端的电压锁定于该第一电流流出端的电压，由此使流经该第一垂直双扩散金属氧化物半导体元件的一第一导通电流与流经该第二垂直双扩散金属氧化物半导体元件的一第二导通电流具有一预设比例。二导通电流具有一预设比例。二导通电流具有一预设比例。


技术研发人员：吴信义 唐健夫
受保护的技术使用者：立锜科技股份有限公司
技术研发日：2020.12.14
技术公布日：2022/3/7