半导体装置和包括半导体装置的数据处理系统的制作方法

半导体装置和包括半导体装置的数据处理系统
1.相关申请的交叉引用
2.本技术要求于2020年9月8日提交韩国知识产权局的韩国申请第10-2020-0114428号的优先权，其整体内容通过引用如同全面阐述般合并于此。
技术领域
3.各实施方式总体上涉及半导体电路，更具体地，涉及半导体装置和包括半导体装置的数据处理系统


背景技术：

4.图1是示出根据现有技术的数据处理系统1的配置的示图。图2是示出根据现有技术的训练方案的时序图。
5.参照图1，数据处理系统1可包括控制器10和半导体装置20。
6.控制器10具有延迟线11，在延迟线11上可以调整延迟时间。
7.控制器10是图形处理单元(gpu)或中央处理单元(cpu)。
8.半导体装置20具有相位检测器21。
9.半导体装置20是易失性存储装置，非易失性存储装置或者其中组合了易失性存储器和非易失性存储器的存储装置。
10.控制器10向半导体装置20提供第一时钟信号wck/wckb和第二时钟信号hck/hckb。
11.第一时钟信号wck/wckb在半导体装置20的数据写入操作期间使用，并且被称为数据时钟信号。
12.第二时钟信号hck/hckb在控制器10和半导体装置20的基本操作(base operations)期间使用，并且被称为系统时钟信号。
13.第一时钟信号wck/wckb和第二时钟信号hck/hckb具有不同的周期和/或不同的频率。
14.为了在控制器10和半导体装置20之间传送和接收数据的准确操作，训练操作是至关重要的，用于使第一时钟信号wck/wckb和第二时钟信号hck/hckb的相位彼此同步。
15.在下文中，将参照图1和图2描述根据现有技术的训练操作。
16.半导体装置20通过相位检测器21检测第一时钟信号wck/wckb相对于第二时钟信号hck/hckb的相位。半导体装置20通过错误检测码(edc)引脚将检测结果传送到控制器10。
17.控制器10根据通过edc引脚传送的信息控制延迟线11，从而调整第一时钟信号wck/wckb的相位。
18.通过重复上述处理当第一时钟信号wck/wckb和第二时钟信号hck/hckb之间的相位差落在目标范围内时，训练操作结束。


技术实现要素：

19.在实施方式中，一种半导体装置可被配置成接收第一时钟信号和第二时钟信号。
半导体装置可被配置成在半导体装置中内部执行训练操作而不向控制器传送用于执行训练操作的信号，训练操作是如下操作：通过对第一时钟信号分频以生成多相位信号、检测第二时钟信号与多相位信号之间的相位差、以及根据相位差的检测结果调整多相位信号的相位，来内部校正第一时钟信号和第二时钟信号之间的相位差。
20.在实施方式中，一种半导体装置可包括分频电路、相位检测电路系统、相位控制电路和相位调整电路。分频电路可被配置成对从半导体装置外部接收到的第一时钟信号分频以生成多相位信号。相位检测电路系统可被配置成检测多相位信号相对于从半导体装置外部接收到的第二时钟信号的相位以生成多个相位检测信号。相位控制电路可被配置成根据多个相位检测信号生成相位控制信号。相位调整电路可被配置成根据相位控制信号调整多相位信号的相位以生成相位调整信号。
21.在实施方式中，一种数据处理系统可包括控制器和半导体装置。控制器可被配置成输出第一时钟信号和第二时钟信号。半导体装置可包括自训练电路。自训练电路可被配置成在半导体装置中内部执行自训练操作而不向控制器传送用于执行训练操作的信号，自训练操作是如下操作：通过对第一时钟信号分频以生成多相位信号、检测第二时钟信号与多相位信号之间的相位差、以及根据相位差的检测结果调整多相位信号的相位，来内部校正第一时钟信号和第二时钟信号之间的相位差。
附图说明
22.图1是示出根据现有技术的数据处理系统的配置的示图。
23.图2是示出根据现有技术的训练方案的时序图。
24.图3是示出根据实施方式的数据处理系统的配置的示图。
25.图4是示出根据实施方式的自训练电路的配置的示图。
26.图5是示出图4中所示的第一相位调整电路的配置的示图。
27.图6是示出图5中所示的第一相位调整器的操作的示例的示图。
28.图7是示出图4中所示的第一相位检测电路的配置的示图。
29.图8是示出图4中所示的相位控制电路的操作的示图。
具体实施方式
30.参照上文的图1和图2，根据现有技术的上述训练操作具有以下问题。
31.首先，控制器10额外需要硬件和软件来调整第一时钟信号wck/wckb的相位。除训练操作外，控制器10还基本地需要用于控制半导体装置20的硬件和软件资源。因此，训练操作的额外资源可能加重硬件和软件的负担。
32.其次，控制器10异步调整第一时钟信号wck/wckb的相位，这可能降低训练操作的准确度。
33.第三，相位检测结果是通过ecd引脚传输的。因此，可能耗用增大的时间量来传输相位检测结果。
34.在下文中，将参照附图详细描述实施方式。
35.根据实施方式，提供了能够以减小的控制器用于训练操作的操作负荷(即硬件和软件负担)来迅速地和准确地执行训练操作的半导体装置、以及包括该半导体装置的数据
处理系统。
36.图3是示出根据实施方式的数据处理系统100的配置的示图。
37.参照图3，数据处理系统100可包括控制器101和半导体装置102。
38.控制器101可以是图形处理单元(gpu)或中央处理单元(cpu)。
39.控制器101可向半导体装置102提供第一时钟信号wck/wckb和第二时钟信号hck/hckb。
40.第一时钟信号wck/wckb可以在半导体装置102的数据写入操作期间使用。
41.第二时钟信号hck/hckb可用于控制器101和半导体装置102的基本操作。
42.第一时钟信号wck/wckb和第二时钟信号hck/hckb可以具有不同的周期和/或不同的频率。
43.半导体装置102可以是易失性存储装置、非易失性存储装置或者其中组合了易失性存储器和非易失性存储器的存储装置。
44.半导体装置102可以由自身执行训练操作。例如，在实施方式中，半导体装置102可以在半导体装置中内部执行训练操作而在训练操作期间不向控制器101传送信号(即edc)直到训练操作完成。在实施方式中，半导体装置102可以在预定的时间区间中针对训练操作的实行通过不向控制器传送信号(即edc等)或者不从控制器接收信号来执行训练操作。训练操作可以是内部校正从半导体装置外部提供的第一时钟信号wck/wckb和第二时钟信号hck/hckb之间的相位差的操作。训练操作可包括以下操作：对第一时钟信号wck/wckb分频以生成多相位信号，检测第二时钟信号hck/hckb与多相位信号之间的相位差，以及根据相位差的检测结果调整多相位信号的相位。
45.半导体装置102自身执行的训练操作可被称为自训练操作。
46.半导体装置102可包括用于自训练操作的自训练电路110。
47.自训练操作可以在预定的时间区间(例如在半导体装置102的初始化操作区间)中没有外部命令的情况下执行。在实施方式中，外部命令是从半导体装置外部接收到的命令。如本文中针对参数使用用语“预定的”，诸如预定的时间区间和预定的相位差，意指参数的值在参数用在处理或算法中之前。对于一些实施方式，参数的值在处理或算法开始之前确定。在其他实施方式中，参数的值在处理或算法期间但是在处理或算法中使用该参数之前确定。
48.其中执行自训练操作的时间区间可以通过模式寄存器设定(mode register setting)等确定。
49.每当提供外部命令时，可以执行自训练操作。例如，每当控制器101向半导体装置102提供训练命令时，可以执行自训练操作。
50.生成训练命令的主要机构，例如控制器101，可以仅向半导体装置102提供训练命令。自训练操作可由半导体装置102执行。半导体装置102可能无法向控制器101提供关于执行或完成自训练操作的信息。
51.图4是示出根据实施方式的自训练电路110的配置的示图。
52.参照图4，自训练电路110可包括分频电路200、第一相位调整电路300、第二相位调整电路400、相位检测电路系统500和相位控制电路600。
53.分频电路200可以对第一时钟信号wck/wckb分频以生成多相位信号。
54.分频电路200可以对第一时钟信号wck/wckb分频以生成第一多相位信号iclk、iclkb、qclk和qclkb以及第二多相位信号oclk《0:7》。
55.第一多相位信号iclk、iclkb、qclk和qclkb以及第二多相位信号oclk《0:7》可用在半导体装置102的数据读取/写入操作中。
56.分频电路200可包括至少一个分频器，例如第一分频器201、第二分频器202和第三分频器203。
57.第一分频器201可以对第一时钟信号wck/wckb分频以生成第一多相位信号iclk、iclkb、qclk和qclkb。
58.第一分频器201可以具有根据每个第一时钟信号wck/wckb的第一边沿(例如，上升沿)而至彼此不同的电平的信号变换，并且可以输出经变换的信号作为第一多相位信号iclk、iclkb、qclk和qclkb。
59.第一分频器201可以具有根据第一时钟信号wck/wckb的时钟信号wck的第一边沿(例如，上升沿)而至高电平的信号变换和至低电平的另一信号变换以分别输出经变换的信号作为多相位信号iclk和iclkb。因此，多相位信号iclk和iclkb可以具有时钟信号wck的半频并且可以具有相对于彼此的预定的相位差。
60.第一分频器201可以具有根据第一时钟信号wck/wckb的时钟信号wck的第一边沿(例如，上升沿)而至高电平的信号变换和至低电平的另一信号变换以分别输出经变换的信号作为多相位信号qclk和qclkb。因此，多相位信号qclk和qclkb可以具有时钟信号wck的半频并且可以具有相对于彼此的预定的相位差。
61.第二分频器202可以对第一多相位信号中的iclk、iclkb、qclk和qclkb中的一些信号(例如多相位信号iclk和iclkb)分频以生成第二多相位信号oclk《0:7》中的一些信号，例如多相位信号oclk《0,2,4,6》。
62.第三分频器203可以对第一多相位信号中的iclk、iclkb、qclk和qclkb中的一些信号(例如多相位信号qclk和qclkb)分频以生成第二多相位信号oclk《0:7》中的剩余信号，例如多相位信号oclk《1,3,5,7》。
63.第二分频器202和第三分频器203中的每个可以以与第一分频器201相同的方式操作。
64.包括三个分频器201、202和203的分频电路200是示例。可以增加分频器的数量以将分频电路200配置成提高相位检测的分辨率，并且可以减少分频器的数量以考虑布局方面配置分频电路200。
65.第一相位调整电路300可根据第一相位控制信号rtctrla调整第一多相位信号iclk、iclkb、qclk和qclkb的相位以生成第一相位调整信号rticlk、rticlkb、rtqclk和rtqclkb。
66.第二相位调整电路400可根据第二相位控制信号rtctrlb调整第二多相位信号oclk《0:7》的相位以生成第二相位调整信号rtoclk0、rtoclk2、rtoclk4和rtoclk6。
67.第一相位控制信号rtctrla和第二相位控制信号rtctrlb中的每个可以包括多个信号比特位。
68.相位检测电路系统500可以检测从分频电路200输出的多相位信号相对于第二时钟信号hck的相位。
69.相位检测电路系统500可以检测第二多相位信号oclk《0:7》相对于第二时钟信号hck的相位以生成相位检测信号pd《1:8》《a:b》。
70.相位检测电路系统500可包括第一至第八相位检测电路501至508。
71.第一相位检测电路501可根据第二多相位信号oclk0和第二时钟信号hck生成相位检测信号pd1《a:b》。
72.第二相位检测电路502可根据第二多相位信号oclk1和第二时钟信号hck生成相位检测信号pd2《a:b》。
73.第三相位检测电路503可根据第二多相位信号oclk2和第二时钟信号hck生成相位检测信号pd3《a:b》。
74.第四相位检测电路504可根据第二多相位信号oclk3和第二时钟信号hck生成相位检测信号pd4《a:b》。
75.第五相位检测电路505可根据第二多相位信号oclk4和第二时钟信号hck生成相位检测信号pd5《a:b》。
76.第六相位检测电路506可根据第二多相位信号oclk5和第二时钟信号hck生成相位检测信号pd6《a:b》。
77.第七相位检测电路507可根据第二多相位信号oclk6和第二时钟信号hck生成相位检测信号pd7《a:b》。
78.第八相位检测电路508可根据第二多相位信号oclk7和第二时钟信号hck生成相位检测信号pd8《a:b》。
79.相位控制电路600可根据多个相位检测信号pd《1:8》《a:b》生成第一相位控制信号rtctrla和第二相位控制信号rtctrlb。
80.相位控制电路600可由状态机构成。
81.图5是示出图4中所示的第一相位调整电路300的配置的示图。
82.参照图5，第一相位调整电路300可包括多个相位调整器，例如第一至第四相位调整器301至304。
83.第一相位调整器301可以根据第一多相位信号iclk、iclkb、qclk和qclkb中的被选择为具有预定的相位差的两个第一多相位信号(例如，第一多相位信号iclk和qclk)生成第一相位调整信号rticlk、rticlkb、rtqclk和rtqclkb中的一个第一相位调整信号(例如，第一相位调整信号rticlk)。
84.第一相位调整器301可包括第一缓冲器310、第一可变电流源311、第二缓冲器320和第二可变电流源321。
85.第一缓冲器310可以根据其可变驱动强度(在下文中称为“强度”)驱动和输出第一多相位信号iclk。
86.第一可变电流源311可以根据第一相位控制信号rtctrla0调整从第一可变电流源311输出的电流量以调整第一缓冲器310的强度。
87.第二缓冲器320可以根据其可变驱动强度驱动和输出第一多相位信号qclk。
88.第二可变电流源321可以根据第一相位控制信号rtctrla1调整从第二可变电流源321输出的电流量以调整第二缓冲器320的强度。
89.第一缓冲器310和第二缓冲器320的输出节点可以耦接到公共节点。第一相位调整
信号rticlk可以通过公共节点输出。
90.第二相位调整器302可以根据第一多相位信号iclk、iclkb、qclk和qclkb中的被选择为具有预定的相位差的两个第一多相位信号(例如，多相位信号iclkb和qclkb)生成第一相位调整信号rticlk、rticlkb、rtqclk和rtqclkb中的另一第一相位调整信号(例如，第一相位调整信号rticlkb)。
91.第三相位调整器303可以根据第一多相位信号iclk、iclkb、qclk和qclkb中的被选择为具有预定的相位差的两个第一多相位信号(例如，多相位信号iclk和qclk)生成第一相位调整信号rticlk、rticlkb、rtqclk和rtqclkb中的另一第一相位调整信号(例如，第一相位调整信号rtqclk)。
92.第四相位调整器304可以根据第一多相位信号iclk、iclkb、qclk和qclkb中的被选择为具有预定的相位差的两个多相位信号(例如，第一多相位信号qclkb和iclkb)生成第一相位调整信号rticlk、rticlkb、rtqclk和rtqclkb中的另一第一相位调整信号(例如，第一相位调整信号rtqclkb)。
93.第二至第四相位调整器302至304中的每个可以以与第一相位调整器301相同的方式配置。
94.图6是示出图5中所示的第一相位调整器301的操作的示例示图。
95.第一相位调整器301的第一缓冲器310的强度可以通过第一相位控制信号rtctrla0变化。第一相位调整器301的第二缓冲器320的强度可以通过第一相位控制信号rtctrla1变化。
96.例如，当第一缓冲器310的强度被确定为“4”并且第二缓冲器320的强度被确定为“0”时，第一相位调整信号rticlk可以具有与第一多相位信号iclk相同的相位。
97.例如，当第一缓冲器310的强度被确定为“3”并且第二缓冲器320的强度被确定为“1”时，第一相位调整信号rticlk可以具有被延迟的多相位信号iclk和qclk之间的相位差的四分之一(1/4)的量的第一多相位信号iclk的相位。
98.例如，当第一缓冲器310的强度被确定为“2”并且第二缓冲器320的强度被确定为“2”时，第一相位调整信号rticlk可以具有被延迟的多相位信号iclk和qclk之间的相位差的二分之一(1/2)的量的第一多相位信号iclk的相位。
99.例如，当第一缓冲器310的强度被确定为“0”并且第二缓冲器320的强度被确定为“4”时，第一相位调整信号rticlk可以具有与第一多相位信号qclk相同的相位。
100.第二相位调整电路400可以以与第一相位调整电路300相同的方式配置。
101.第二相位调整电路400的第一至第四相位调整器可接收第二多相位信号oclk《0:7》的相应的配对oclk0/oclk1、oclk2/oclk3、oclk4/oclk5、oclk6/oclk7以生成各自的第二相位调整信号rtoclk0、rtoclk2、rtoclk4和rtoclk6。
102.图7是示出图4中所示的第一相位检测电路501的配置的示图。
103.参照图7，第一相位检测电路501可包括第一相位检测器(pd1)510、第二相位检测器(pd2)520和延迟器530。
104.第一相位检测电路510可根据第二时钟信号hck检测第二多相位信号oclk0的相位以生成相位检测信号pd1a。
105.延迟器530可以将第二多相位信号oclk0延迟以生成延迟的第二多相位信号
oclk0d。
106.第二相位检测电路520可根据第二时钟信号hck检测延迟的第二多相位信号oclk0d的相位以生成相位检测信号pd1b。
107.第二至第八相位检测电路502至508中的每个可以以与第一相位检测电路501相同的方式配置。
108.图8是示出图4中所示的相位控制电路600的操作的示图。
109.相位控制电路600可由状态机(state machine)构成。
110.相位控制电路600可以根据多个相位检测信号pd《1:8》《a:b》的值确定第一时钟信号wck相对于第二时钟信号hck的相位差。相位控制电路600可生成第一相位控制信号rtctrla和第二相位控制信号rtctrlb用于补偿相位差。
111.多个相位检测信号pd《1:8》《a:b》可根据第二多相位信号oclk《0:7》生成，并且第二多相位信号oclk《0:7》可以是通过对第一时钟信号wck分频而生成的。因此，第一时钟信号wck相对于第二时钟信号hck的相位差可以根据多个相位检测信号pd《1:8》《a:b》的值来确定。
112.第一时钟信号wck相对于第二时钟信号hck的相位差可以具有各种值，例如诸如case0至case15中所示的值。
113.如case0中所示，当第一时钟信号wck相对于第二时钟信号hck的相位差为“0
°”
时，多个相位检测信号pd《1:8》《a:b》的值可以分别是h/l、l/l、l/l、l/l、l/h、h/h、h/h和h/h。
114.根据上述的多个相位检测信号pd《1:8》《a:b》的值，相位控制电路600可以将第一时钟信号wck相对于第二时钟信号hck的相位差确定为“0
°”
。也就是说，相位控制电路600可以确定第一时钟信号wck相对于第二时钟信号hck的相位差在误差范围内。
115.当第一时钟信号wck相对于第二时钟信号hck的相位差为“0
°”
时，可以无需校正第一时钟信号wck的相位。
116.在case0中，相位控制电路600可生成第一相位控制信号rtctrla和第二相位控制信号rtctrlb，用于例如将第一缓冲器310的强度设定为“4”并且将第二缓冲器320的强度设定为“0”，如参照图6所描述的那样。
117.因此，第一相位调整电路300可以根据第一相位控制信号rtctrla缓冲相应的第一多相位信号iclk、iclkb、qclk和qclkb以输出经缓冲的第一多相位信号iclk、iclkb、qclk和qclkb作为第一相位调整信号rticlk、rticlkb、rtqclk和rtqclkb。
118.也就是说，通过将第一多相位信号iclk的强度的权重值设定为最大值并且将第一多相位信号qclk的强度的权重值设定为最小值，第一多相位信号iclk可被输出作为第一相位调整信号rticlk，并且通过相同的方式，相应的第一多相位信号iclkb、qclk和qclkb可被输出作为相应的第一相位调整信号rticlkb、rtqclk和rtqclkb。
119.第二相位调整电路400可以根据第二相位控制信号rtctrlb缓冲第二多相位信号oclk《0:7》中的相应的第二多相位信号oclk0，oclk2、oclk4和oclk6以输出经缓冲的第二多相位信号oclk0、oclk2、oclk4和oclk6作为第二相位调整信号rtoclk0、rtoclk2、rtoclk4和rtoclk6。
120.也就是说，通过将第二多相位信号oclk0的强度的权重值设定为最大值并且将第二多相位信号oclk1的强度的权重值设定为最小值，第二多相位信号oclk0可被输出作为第
二相位调整信号rtoclk0，并且通过相同的方式，相应的第二多相位信号oclk2、oclk4、oclk6可被输出作为相应的第二相位调整信号rtoclk2、rtoclk4和rtoclk6。
121.如case1中所示，当第一时钟信号wck相对于第二时钟信号hck的相位差为“22.5
°”
时，多个相位检测信号pd《1:8》《a:b》的值可以分别是l、l、l、l、h、h、h和h。
122.根据上述多个相位检测信号pd《1:8》《a:b》的值，相位控制电路600可以将第一时钟信号wck相对于第二时钟信号hck的相位差确定为“22.5
°”
。也就是说，相位控制电路600可以确定将第一时钟信号wck的相位移位“337.5
°
(360
°‑
22.5
°
)”的量。
123.在case1中，相位控制电路600可生成第一相位控制信号rtctrla，用于生成相位分别相对于第一多相位信号iclk、iclkb、qclk和qclkb移位“337.5
°”
的量的第一相位调整信号rticlk、rticlkb、rtqclk和rtqclkb。
124.在case1中，相位控制电路600可以生成第二相位控制信号rtctrlb，用于生成相位分别相对于第二多相位信号oclk《0:7》中的第二多相位信号oclk0、oclk2、oclk4和oclk6移位“337.5
°”
的量的第二相位调整信号rtoclk0，rtoclk2、rtoclk4和rtoclk6。
125.根据第一相位控制信号rtctrla，第一相位调整电路300可以生成相位分别相对于第一多相位信号iclk、iclkb、qclk和qclkb移位“337.5
°”
的量的第一相位调整信号rticlk、rticlkb、rtqclk和rtqclkb。
126.根据第二相位控制信号rtctrlb，第二相位调整电路400可以生成相位分别相对于第二多相位信号oclk《0:7》中的第二多相位信号oclk0、oclk2、oclk4和oclk6移位“337.5
°”
的量的第二相位调整信号rtoclk0，rtoclk2、rtoclk4和rtoclk6。
127.如case2中所示，当第一时钟信号wck相对于第二时钟信号hck的相位差为“45
°”
时，多个相位检测信号pd《1:8》《a:b》的值可以是l/l、l/l、l/l、l/h、h/h、h/h、h/h和h/l。
128.根据上述多个相位检测信号pd《1:8》《a:b》的值，相位控制电路600可以将第一时钟信号wck相对于第二时钟信号hck的相位差确定为“45
°”
。也就是说，相位控制电路600可以确定将第一时钟信号wck的相位移位“315
°
(360
°‑
45
°
)”的量。
129.在case2中，相位控制电路600可生成第一相位控制信号rtctrla，用于生成相位分别相对于第一多相位信号iclk、iclkb、qclk和qclkb移位“315
°”
的量的第一相位调整信号rticlk、rticlkb、rtqclk和rtqclkb。
130.在case2中，相位控制电路600可以生成第二相位控制信号rtctrlb，用于生成相位分别相对于第二多相位信号oclk《0:7》中的第二多相位信号oclk0、oclk2、oclk4和oclk6移位“315
°”
的量的第二相位调整信号rtoclk0，rtoclk2、rtoclk4和rtoclk6。
131.根据第一相位控制信号rtctrla，第一相位调整电路300可以生成相位分别相对于第一多相位信号iclk、iclkb、qclk和qclkb移位“315
°”
的量的第一相位调整信号rticlk、rticlkb、rtqclk和rtqclkb。
132.根据第二相位控制信号rtctrlb，第二相位调整电路400可以生成相位分别相对于第二多相位信号oclk《0:7》中的第二多相位信号oclk0、oclk2、oclk4和oclk6移位“315
°”
的量的第二相位调整信号rtoclk0，rtoclk2、rtoclk4和rtoclk6。
133.以相同的方式，case3至case15中的相位控制电路600可以根据多个相位检测信号pd《1:8》《a:b》的值确定第一时钟信号wck相对于第二时钟信号hck的相位差。也就是说，case3中case15中的相位控制电路600可以确定第一时钟信号wck的相位要移位的量，并且
可以据此生成第一相位控制信号rtctrla和第二相位控制信号rtctrlb。
134.尽管上文描述了某些实施方式，但是本领域技术人员将理解所描述的实施方式仅作为示例。因此，半导体装置和包括半导体装置的数据处理系统不应基于所描述的实施方式进行限制。相反，本文所述的半导体装置和包括半导体装置的数据处理系统应结合以上描述和附图仅根据所附权利要求限定。

技术特征：
1.一种半导体装置，被配置成接收从所述半导体装置外部提供的第一时钟信号和第二时钟信号，其中所述半导体装置被配置成由自身执行训练操作，所述训练操作是如下操作：通过对所述第一时钟信号分频以生成多相位信号、检测所述第二时钟信号与所述多相位信号之间的相位差、以及根据所述相位差的检测结果调整所述多相位信号的相位，来内部校正所述第一时钟信号和所述第二时钟信号之间的相位差。2.根据权利要求1所述的半导体装置，其中，所述半导体装置包括：分频电路，被配置成对所述第一时钟信号分频以生成所述多相位信号；相位检测电路系统，被配置成检测所述多相位信号相对于所述第二时钟信号的相位以生成多个相位检测信号；相位控制电路，被配置成根据所述多个相位检测信号生成相位控制信号；以及相位调整电路，被配置成根据所述相位控制信号调整所述多相位信号的相位以生成相位调整信号。3.根据权利要求1所述的半导体装置，其中，所述半导体装置被配置成通过根据所述相位差的检测结果改变被配置成接收所述多相位信号的缓冲器的驱动强度来调整所述多相位信号的相位。4.根据权利要求1所述的半导体装置，其中半导体装置包括：分频电路，被配置成对所述第一时钟信号分频以生成第一多相位信号和第二多相位信号；相位检测电路系统，被配置成检测所述第二多相位信号相对于所述第二时钟信号的相位以生成多个相位检测信号；相位控制电路，被配置成根据所述多个相位检测信号生成第一相位控制信号和第二相位控制信号；第一相位调整电路，被配置成根据所述第一相位控制信号调整所述第一多相位信号的相位以生成第一相位调整信号；以及第二相位调整电路，被配置成根据所述第二相位控制信号调整所述第二多相位信号的相位以生成第二相位调整信号。5.根据权利要求4所述的半导体装置，其中，所述分频电路包括：第一分频器，被配置成对所述第一时钟信号分频以生成所述第一多相位信号；第二分频器，被配置成对所述第一多相位信号中的一些信号分频以生成所述第二多相位信号中的一些信号；以及第三分频器，被配置成对所述第一多相位信号中的剩余信号分频以生成所述第二多相位信号中的剩余信号。6.根据权利要求5所述的半导体装置，其中，所述第一分频器被配置成具有根据所述第一时钟信号的第一边沿而至高电平的信号变换和至低电平的另一信号变换以输出经变换的信号作为所述第一多相位信号，所述第一多相位信号具有所述第一时钟信号的半频并且彼此之间具有预定的相位差。7.根据权利要求4所述的半导体装置，其中，所述相位检测电路系统包括多个相位检测电路，以及
其中，所述多个相位检测电路中的每个包括：第一相位检测器，被配置成根据所述第二时钟信号检测所述第二多相位信号中的一个第二多相位信号的相位以生成所述多个相位检测信号中的一个相位检测信号；延迟器，被配置成将所述第二多相位信号中的一个第二多相位信号延迟以生成延迟的第二多相位信号；以及第二相位检测器，被配置成根据所述第二时钟信号检测所述延迟的第二多相位信号的相位以生成所述多个相位检测信号中的另一相位检测信号。8.根据权利要求4所述的半导体装置，其中，所述第一相位调整电路包括多个相位调整器，以及其中，所述多个相位调整器中的每个被配置成根据所述第一多相位信号中的被选择为具有预定的相位差的两个多相位信号生成所述第一相位调整信号中的一个第一相位调整信号。9.根据权利要求8所述的半导体装置，其中，所述多个相位调整器中的每个包括：第一缓冲器，被配置成根据所述第一缓冲器的可变驱动强度来驱动和输出所选择的两个多相位信号中的一个多相位信号；第一可变电流源，被配置成根据所述第一相位控制信号中的信号比特位来调整电流输出量以调整所述第一缓冲器的驱动强度；第二缓冲器，被配置成根据所述第二缓冲器的可变驱动强度来驱动和输出所选择的两个多相位信号中的另一多相位信号；以及第二可变电流源，被配置成根据所述第一相位控制信号中的另一信号比特位来调整电流输出量以调整所述第二缓冲器的驱动强度，以及其中，所述第一缓冲器的输出节点和所述第二缓冲器的输出节点耦接到公共节点。10.一种半导体装置，包括：分频电路，被配置成对从所述半导体装置外部接收到的第一时钟信号分频以生成多相位信号；相位检测电路系统，被配置成检测所述多相位信号相对于从所述半导体装置外部接收到的第二时钟信号的相位以生成多个相位检测信号；相位控制电路，被配置成根据所述多个相位检测信号生成相位控制信号；以及相位调整电路，被配置成根据所述相位控制信号调整所述多相位信号的相位以生成相位调整信号。11.根据权利要求10所述的半导体装置，其中，所述分频电路包括：第一分频器，被配置成对所述第一时钟信号分频以生成第一多相位信号；第二分频器，被配置成对所述第一多相位信号中的一些信号分频以生成第二多相位信号中的一些信号；以及第三分频器，被配置成对所述第一多相位信号中的剩余信号分频以生成所述第二多相位信号中的剩余信号。12.根据权利要求11所述的半导体装置，其中，所述第一分频器被配置成具有根据所述第一时钟信号的第一边沿而至高电平的信号变换和至低电平的另一信号变换以输出经变
换的信号作为所述第一多相位信号，所述第一多相位信号具有所述第一时钟信号的半频并且彼此之间具有预定的相位差。13.根据权利要求10所述的半导体装置，其中，所述相位检测电路系统包括多个相位检测电路，以及其中，所述多个相位检测电路中的每个包括：第一相位检测器，被配置成根据所述第二时钟信号检测所述多相位信号中的一个多相位信号的相位以生成所述多个相位检测信号中的一个相位检测信号；延迟器，被配置成将所述多相位信号中的一个多相位信号延迟以生成延迟的多相位信号；以及第二相位检测器，被配置成根据所述第二时钟信号检测所述延迟的多相位信号的相位以生成所述多个相位检测信号中的另一相位检测信号。14.根据权利要求10所述的半导体装置，其中，所述相位调整电路包括多个相位调整器，以及其中，所述多个相位调整器中的每个被配置成根据所述多相位信号中的被选择为具有预定的相位差的两个多相位信号生成所述相位调整信号中的一个相位调整信号。15.根据权利要求14所述的半导体装置，其中，所述多个相位调整器中的每个包括：第一缓冲器，被配置成根据所述第一缓冲器的可变驱动强度来驱动和输出所选择的两个多相位信号中的一个多相位信号；第一可变电流源，被配置成根据所述相位控制信号中的信号比特位来调整电流输出量以调整所述第一缓冲器的驱动强度；第二缓冲器，被配置成根据所述第二缓冲器的可变驱动强度来驱动和输出所选择的两个多相位信号中的另一多相位信号；以及第二可变电流源，被配置成根据所述相位控制信号中的另一信号比特位来调整电流输出量以调整所述第二缓冲器的驱动强度，以及其中，所述第一缓冲器的输出节点和所述第二缓冲器的输出节点耦接到公共节点。16.根据权利要求10所述的半导体装置，其中，所述相位调整信号用于所述半导体装置的读取操作和写入操作中的至少一种。17.一种数据处理系统，包括：控制器，被配置成输出第一时钟信号和第二时钟信号；以及半导体装置，包括自训练电路，所述自训练电路被配置成在所述半导体装置中内部执行自训练操作而不向所述控制器传送用于执行训练操作的信号，所述自训练操作是如下操作：通过对所述第一时钟信号分频以生成多相位信号、检测所述第二时钟信号与所述多相位信号之间的相位差、以及根据所述相位差的检测结果调整所述多相位信号的相位，来内部校正所述第一时钟信号和所述第二时钟信号之间的相位差。18.根据权利要求17所述的数据处理系统，其中，所述自训练操作在没有由所述半导体装置从所述控制器接收的外部命令的情况下而在所述半导体装置的预定定时处执行、根据所述控制器的命令执行、或者在提供了所述控制器的命令时在所述半导体装置的预定定时处执行。
19.根据权利要求17所述的数据处理系统，其中，所述自训练电路包括：分频电路，被配置成对所述第一时钟信号分频以生成多相位信号；相位检测电路系统，被配置成检测所述多相位信号相对于所述第二时钟信号的相位以生成多个相位检测信号；相位控制电路，被配置成根据所述多个相位检测信号生成相位控制信号；以及相位调整电路，被配置成根据所述相位控制信号调整所述多相位信号的相位以生成相位调整信号。20.根据权利要求19所述的数据处理系统，其中，所述分频电路包括：第一分频器，被配置成对所述第一时钟信号分频以生成第一多相位信号；第二分频器，被配置成对所述第一多相位信号中的一些信号分频以生成第二多相位信号中的一些信号；以及第三分频器，被配置成对所述第一多相位信号中的剩余信号分频以生成所述第二多相位信号中的剩余信号。21.根据权利要求19所述的数据处理系统其中，所述相位检测电路系统包括多个相位检测电路，以及其中，所述多个相位检测电路中的每个包括：第一相位检测器，被配置成根据所述第二时钟信号检测所述多相位信号中的一个多相位信号的相位以生成所述多个相位检测信号中的一个相位检测信号；延迟器，被配置成将所述多相位信号中的一个多相位信号延迟以生成延迟的多相位信号；以及第二相位检测器，被配置成根据所述第二时钟信号检测所述延迟的多相位信号的相位以生成所述多个相位检测信号中的另一相位检测信号。22.根据权利要求19所述的数据处理系统其中，所述相位调整电路包括多个相位调整器，以及其中，所述多个相位调整器中的每个被配置成根据所述多相位信号中的被选择为具有预定的相位差的两个多相位信号生成所述相位调整信号中的一个相位调整信号。23.根据权利要求22所述的数据处理系统，其中，所述多个相位调整器中的每个包括：第一缓冲器，被配置成根据所述第一缓冲器的可变驱动强度来驱动和输出所选择的两个多相位信号中的一个多相位信号；第一可变电流源，被配置成根据所述相位控制信号中的信号比特位来调整电流输出量以调整所述第一缓冲器的驱动强度；第二缓冲器，被配置成根据所述第二缓冲器的可变驱动强度来驱动和输出所选择的两个多相位信号中的另一多相位信号；以及第二可变电流源，被配置成根据所述相位控制信号中的另一信号比特位来调整电流输出量以调整所述第二缓冲器的驱动强度，以及其中，所述第一缓冲器的输出节点和所述第二缓冲器的输出节点耦接到公共节点。24.根据权利要求19所述的数据处理系统，其中，所述相位调整信号用于所述半导体装置的读取操作和写入操作中的至少一种。

技术总结
本申请涉及半导体装置和包括半导体装置的数据处理系统。一种半导体装置接收第一时钟信号和第二时钟信号。该半导体装置被配置成内部执行训练操作，训练操作是如下操作：通过对第一时钟信号分频以生成多相位信号、检测第二时钟信号与多相位信号之间的相位差、以及根据相位差的检测结果调整多相位信号的相位，来内部校正第一时钟信号和第二时钟信号之间的相位差。位差。位差。


技术研发人员：洪基汶 权大汉 金圭荣
受保护的技术使用者：爱思开海力士有限公司
技术研发日：2021.04.06
技术公布日：2022/3/8