半导体封装件及制造方法与流程

半导体封装件及制造方法
1.相关申请的交叉引用
2.本技术要求于2020年9月7日在韩国知识产权局(kipo)提交的韩国专利申请no.10-2020-0113839的优先权，其主题通过引用合并于此。
技术领域
3.本发明构思的实施例总体上涉及半导体封装件及其制造方法。更具体地，本发明构思的实施例涉及倒装芯片型半导体封装件及其制造方法。


背景技术：

4.倒装芯片型半导体封装件通常包括封装基板、半导体芯片以及介于封装基板与半导体芯片之间的导电凸块。导电凸块可以用于使用回流工艺将半导体芯片与封装基板上的导电体电连接。
5.然而，半导体芯片和封装基板可能由具有不同的热膨胀系数的各种不同的材料构成。因此，存在施加到半导体芯片、内插件(interposer)和/或封装基板的热应力可能引起材料翘曲的风险。


技术实现要素：

6.本发明构思的实施例提供了一种更能抵抗潜在引起材料翘曲的热应力的半导体封装件。本发明构思的实施例还提供了这种半导体封装件的制造方法。
7.在一些实施例中，一种半导体封装件可以包括：封装基板；内插件，所述内插件设置在所述封装基板的上表面上；第一半导体芯片和堆叠的多个第二半导体芯片，所述第一半导体芯片和所述堆叠的多个第二半导体芯片设置在所述内插件的上表面上；以及模制构件，所述模制构件围绕所述第一半导体芯片的侧表面和所述堆叠的多个第二半导体芯片的侧表面。这里，所述模制构件可以包括突出侧壁，所述突出侧壁包括上端、下端和外侧表面，所述上端水平地向外延伸并且从所述模制构件的上表面向下垂直地偏移第一距离，所述下端水平地向外延伸并且从所述模制构件的下表面向上垂直地偏移第二距离，所述外侧表面在所述上端与所述下端之间垂直地延伸，其中，所述上端的上突出宽度大于所述下端的下突出宽度。
8.在一些实施例中，一种半导体封装件可以包括：封装基板；内插件，所述内插件设置在所述封装基板的上表面上；第一半导体芯片，所述第一半导体芯片设置在所述内插件的上表面上；第二半导体芯片，所述第二半导体芯片设置在所述内插件的所述上表面上；以及模制构件，所述模制构件包括上表面、上部、下部和突出侧壁，其中，所述模制构件围绕所述第一半导体芯片的侧表面和所述第二半导体芯片的侧表面被模制。所述突出侧壁可以包括从所述模制构件的所述上表面向下垂直偏移的上端，并且所述突出侧壁的宽度大于所述模制构件的所述上部的宽度。
9.在一些实施例中，一种用于制造半导体封装件的方法可以包括：在内插件的上表
面上布置第一半导体芯片、第一堆叠的多个第二半导体芯片和第二堆叠的多个第二半导体芯片；在所述第一半导体芯片的侧表面、所述第一堆叠的多个第二半导体芯片的侧表面和所述第二堆叠的多个第二半导体芯片的侧表面上形成模制构件；使用粘合剂将载体基板附接到所述模制构件的上表面、所述第一半导体芯片的上表面、所述第一堆叠的多个第二半导体芯片的上表面以及所述第二堆叠的多个第二半导体芯片的上表面；使用具有第一刀片宽度的第一刀片切掉所述载体基板的选定部分并切掉所述粘合剂的位于所述载体基板的所述选定部分下面的部分，并使用所述第一刀片部分地切入到所述模制构件的上表面中以形成第一切割槽，其中，所述载体基板的所述选定部分设置在所述模制构件的位于所述第一堆叠的多个第二半导体芯片与所述第二堆叠的多个第二半导体芯片之间的部分上方；使用具有比所述第一刀片宽度窄的第二刀片宽度的第二刀片来切穿所述内插件并且至少部分地切入到所述模制构件的下表面中以形成第二切割槽，其中，所述第一切割槽和所述第二切割槽的组合将封装结构分隔开，每个所述封装结构包括集体地由所述载体基板的切割部分支撑的所述内插件的切割部分、所述第一半导体芯片和所述第一堆叠的多个第二半导体芯片；以及将所述封装结构接合到封装基板的上表面。
10.在一些实施例中，一种用于制造半导体封装件的方法可以包括：在半导体芯片的侧表面上形成模制构件；使用粘合剂将载体基板附接到所述模制构件的上表面和所述半导体芯片的上表面；使用具有第一刀片宽度的第一刀片切掉所述载体基板的选定部分和所述粘合剂的位于所述载体基板的所述选定部分下面的部分，并使用所述第一刀片部分地切入到所述模制构件的上表面中以形成第一切割槽，其中，所述载体基板的所述选定部分设置在所述模制构件的位于相邻的所述半导体芯片之间的部分上方；使用具有比所述第一刀片宽度窄的第二刀片宽度的第二刀片切穿所述模制构件的下表面以形成第二切割槽，其中，所述第一切割槽和所述第二切割槽的组合将封装结构分隔开，每个所述封装结构包括由所述载体基板的切割部分支撑的半导体芯片；以及将所述封装结构接合到封装基板的上表面。
附图说明
11.通过考虑附图中示出的某些实施例，可以更清楚地理解本发明构思，其中：
12.图1是示出根据本发明构思的实施例的半导体封装件的截面图；
13.图2是图1中的部分“a”的放大截面图；
14.图3是沿图1中的线b-b截取的截面图；
15.图4、图5、图6和图7(统称为“图4至图7”)是在一个示例中示出了图1的半导体封装件的制造方法的相关截面图；
16.图8是示出根据本发明构思的实施例的半导体封装件的截面图；
17.图9是图8中的部分“c”的放大截面图；
18.图10是沿图8中的线d-d截取的截面图；
19.图11、图12、图13、图14和图15(统称为“图11至图15”)是在一个示例中示出了图8的半导体封装件的制造方法的相关截面图；
20.图16是示出根据本发明构思的实施例的半导体封装件的截面图；
21.图17是图16中的部分“e”的放大截面图；
22.图18是沿图16中的f-f线截取的截面图；以及
23.图19、图20、图21、图22和图23(统称为“图19至图23”)是在一个示例中示出了图16的半导体封装件的制造方法的相关截面图。
具体实施方式
24.在整个书面描述和附图中，相同的附图标记和标签用于表示相同或相似的元件、组件、步骤和/或特征。在整个书面描述中，某些几何术语可以用于强调关于本发明构思的某些实施例的元件、组件和/或特征之间的相对关系。本领域技术人员将认识到，这样的几何术语本质上是相对的，在描述关系上是任意的和/或针对所示出的实施例的方面。几何术语可以包括，例如：高度/宽度；垂直/水平；顶/底；较高/较低；较近/较远；较厚/较薄；近/远；上方/下方；低于/高于；上/下；中心/侧；包围；覆盖/在
…
下面；等等。
25.图1是示出根据本发明构思的实施例的半导体封装件100的截面图。图2是示出图1中的部分“a”的放大截面图。图3是沿图1中的线b-b截取的截面图。
26.参照图1、图2和图3，半导体封装件100可以包括封装基板110、半导体芯片120、导电凸块130、模制构件140、底部填充层150和外部端子160。
27.封装基板110可以包括绝缘基板和导电图案，其中，导电图案可以布置在绝缘基板上和/或绝缘基板内。这里，导电图案可以包括与封装基板110的上表面相关联(例如，设置在封装基板110的上表面上和/或由封装基板110的上表面暴露)的上导电图案和/或与封装基板110的下表面相关联的下导电图案。
28.半导体芯片120可以设置在封装基板110的上(或有源)表面上(例如，布置在其上方和/或安装在其上)。导电焊盘112可以布置在半导体芯片120的下表面上，从而当半导体芯片120设置在封装基板110上时，导电焊盘112面对封装基板110的上表面。
29.考虑到图1的示例性配置，封装基板110的主要上/下表面以及半导体芯片120的主要上/下表面可以理解为根据第一水平方向和第二水平方向(例如，x方向和y方向)横向地(或水平地)定向。因此，可以将半导体芯片120理解为根据与第一水平方向和第二水平方向基本正交的垂直方向(例如，z方向)垂直地设置在封装基板110上。
30.导电凸块130可以分别设置在半导体120的下表面上(例如，在焊盘112上或上方)，使得导电凸块120介于封装基板110与半导体芯片120之间。至少一些导电凸块130可以被配置为将封装基板110的上导电图案与焊盘112电连接。因此，在操作效果上，半导体芯片120的各种导电图案和电路可以经由导电凸块130与封装基板110的上导电图案电连接。
31.底部填充层150可以介于封装基板110与半导体芯片120之间。这里，底部填充层150可以实质上包围相应的导电凸块130。
32.外部端子160(例如，焊料球或类似的导电元件)可以设置在封装基板110的下表面上并且与设置在封装基板110的下表面上的下导电图案电接触。
33.模制构件140可以(全部或部分地)围绕半导体芯片120的侧表面模制。
34.在一些实施例中，模制构件140(例如，环氧模制化合物或emc)可以被模制为基本包围半导体芯片120的侧表面。在一些实施例中，模制构件140可以不覆盖半导体芯片120的上表面的任何部分，但是在其他实施例中，模制构件140可以覆盖半导体芯片120的一些或全部上表面。
35.根据本发明构思的某些实施例，模制构件140可以包括水平且向外延伸的突出侧壁部分(此后称为突出侧壁170)。在本文中，术语“向外”表示远离半导体封装件的垂直中心轴线的方向。这里，突出侧壁170可以是通过常规理解的模制工艺生产的模制构件140的在材料上一体的部分(或一部分)。一旦形成(如在下文中详细描述的)，突出侧壁可以包括在突出侧壁170上方的上部和在突出侧壁部分下方的下部。模制构件140的上部、模制构件140的下部和模制构件140的突出侧壁部分均可以具有在相同的水平方向上从半导体器件的(例如)邻近垂直侧壁测量的相应宽度。因此，突出侧壁170可以被理解为，相比于模制构件140的上部和模制构件140的下部中的至少一者，在水平方向上更远离半导体封装件的中心轴线突出(或延伸)。
36.模制构件140的突出侧壁170可以进一步被理解为具有上端172、下端174和外侧表面176。这里，上端172和下端174均可以向外且水平地远离半导体芯片120延伸。模制构件140的突出侧壁的外侧表面176可以在上端172与下端174之间延伸。因此，外侧表面176可以形成基本垂直的表面。
37.在本发明构思的一些实施例中，包括突出侧壁170的模制构件140可以实质上包围半导体芯片120的所有侧表面。(该特征在图3中示出)。因此，包括突出侧壁170的模制构件140可以具有实质上包围半导体芯片120的矩形框形状。
38.如图2所示，突出侧壁170的上端172可以从模制构件140的上表面(在一些实施例中，其可以与半导体芯片120的上表面共面)向下垂直地偏移。在一些实施例中，模制构件140的上表面与突出侧壁170的上端172之间的垂直偏移距离(l1)将为至少大约20μm，但是本发明构思的范围不限于此。
39.这里，突出侧壁170的下端174在与模制构件140的下表面基本共面(或由其限定)的第一垂直高度处远离半导体芯片120水平地向外延伸，模制构件140的下表面与半导体芯片120的下表面共面。
40.图4至图7是在一个示例中示出了图1的半导体封装件的制造方法的相关截面图。
41.参照图4，模制构件140可以(全部或部分地)围绕多个半导体芯片120模制。特别地，模制构件140可以形成在分别相邻的半导体芯片120的侧表面之间。以这种方式，模制构件140可以实质上至少包围半导体芯片120的侧表面。
42.就此而言，可以在使用支撑基板进行制造期间执行用于在半导体芯片120周围模制模制构件140的模制工艺，作为机械地支撑半导体芯片120的一部分。在完成形成模制构件140的模制工艺之后，可以从半导体芯片120移除支撑基板。然后，导电凸块130可以布置在每个半导体芯片120的下表面上。或者，可以在将导电凸块130布置在半导体芯片120的下表面上之后执行形成模制构件140的模制工艺。
43.如图4所示，可以使用粘合剂210将载体基板200附接到半导体芯片120的上表面。通过这种构造，可以通过载体基板200来支撑半导体芯片120。这里，应当注意，很多常规可用的载体基板可以包括诸如玻璃、环氧树脂、半导体材料等的一种或更多种材料。
44.参照图5，可以使用第一刀片b1去除(或切掉)载体基板200的选定部分以及粘合剂210的在载体基板200的这些选定部分下面的部分。这里，通过应用第一刀片b1去除的载体基板200的选定部分可以是载体基板200的分别覆盖设置在相邻的半导体芯片120之间的部分模制构件140的部分。
45.就此而言，第一刀片b1可以从载体基板200的上表面穿到粘合剂210的下表面，从而形成穿过载体基板200和粘合剂210的垂直对齐的第一切割槽202。例如，当载体基板200是玻璃基板时，可以根据最适宜应用于玻璃基板的切割的切割特性(例如，从各种常规可获得的锯片)来选择第一刀片b1。就此而言，可以通过相对于载体基板200的构成材料使用被选择为第一刀片b1的适当刀片来最小化或防止边缘毛刺的产生或对玻璃基板的其他损坏。
46.根据本发明构思的某些实施例，在应用第一刀片b1以完全去除载体基板200的选定部分和粘合剂210的相应部分期间，第一刀片b1可以部分地穿到模制构件140的上表面中。这里，应当注意，在完全去除在载体基板200的选定部分下面的粘合剂210之前停止使第一刀片b1下降可能导致粘合剂残留物粘附到第一刀片b1并且可能堵塞第一刀片b1。为了防止堵塞，用第一刀片b1执行的第一切割过程不应在穿过粘合剂210的途中停止。因此，通过使第一刀片b1部分地穿到模制构件140的上表面中，可以完全且干净地去除载体基板200的选定部分以及粘合剂210的相应部分。由于该方法，可以通过适当地选择具有基本等于期望的第一宽度的第一刀片宽度的第一刀片b1来具体地限定第一切割槽202的第一宽度。
47.参照图6，可以将使用第二刀片b2的第二切割工艺应用于模制构件140的位于相邻的半导体芯片120之间的选定部分。这里，可以根据相对于形成模制构件140的材料的适宜切割特性来选择第二刀片b2，并且其特征可以在于不同于第一刀片宽度的第二刀片宽度(例如，第二刀片宽度比第一刀片宽度窄)。
48.在其操作应用中，第二刀片b2可以穿过模制构件140的厚度以形成垂直对齐的第二切割槽204。这里，在一些实施例中，因为第二刀片b2的第二刀片宽度比第一刀片b1的第一刀片宽度窄，所以第二切割槽204将比第一切割槽202窄。以使用这种双重切割方法为例，可以形成包括突出侧壁170并且相对于图1、图2和图3描述的模制构件140。
49.因此，第二切割槽204可以穿入到第一切割槽202以有效地将相邻的半导体芯片120彼此分割。然而，分割后的半导体芯片120仍然被载体基板200很好地支撑。或者，可以在使用第一刀片b1的第一切割工艺之前执行使用第二刀片b2的第二切割工艺。
50.参照图7，可以将仍由载体基板200支撑的半导体芯片120翻转并经由导电凸块130安装(例如，接合)到封装基板110。即，当翻转被支撑的半导体芯片120时，当前位于半导体芯片120的下表面上的导电凸块130可以电连接到位于封装基板110的上表面上的上导电图案。就此而言，例如，可以应用回流工艺将导电凸块130电连接到位于封装基板110的上表面上的上导电图案。在回流工艺期间，半导体芯片120可以被压到(例如，安装在)封装基板110上。
51.如上所述，在如常规应用于半导体芯片的回流工艺期间，一些材料可能发生翘曲。然而，根据本发明构思的实施例，支撑半导体芯片120的载体基板200具有抑制或防止半导体芯片120翘曲的效果。此外，可以通过适当地选择载体基板200的厚度和/或粘合剂210的厚度来预先防止半导体芯片120的翘曲的风险。
52.这里，应当注意，可以使载体基板200与半导体芯片120分离，以完成图1的半导体封装件100。例如，可以将激光选择性地应用于粘合剂210以削弱其粘合强度。一旦粘合剂210的粘合强度已被足够弱化，就可以容易地使载体基板200与半导体芯片120分离，而没有损坏半导体芯片120的风险。
53.图8是示出根据本发明构思的实施例的半导体封装件100a的截面图。图9是图8中
的部分“c”的放大截面图，图10是沿图8中的线d-d截取的截面图。
54.除了突出侧壁的形状不同之外，图8的半导体封装件100a可以包括与关于图1的半导体封装件100所描述的元件基本上相同的元件。
55.参照图8、图9和图10，模制构件140包括具有上端182、下端184和外侧表面186的突出侧壁180。这里，突出侧壁180的上端182与关于图1、图2和图3描述的突出侧壁170的上端172基本相同。然而，在远高于与由模制构件140的下表面174和半导体芯片120的下表面限定的平面相关联的第一垂直高度的第二垂直高度处，突出侧壁180的下端184在水平方向上远离半导体芯片120向外延伸。
56.因此，突出侧壁180的外侧表面186的垂直长度基本上短于突出侧壁170的外侧表面176。
57.通过该构造，突出侧壁180的上端182可以再一次与模制构件140的上表面垂直地偏移距离l1(例如，至少大约20μm)。然而，突出侧壁180的下端184可以从模制构件140的下表面174向上进一步垂直地偏移距离l2。在一些实施例中，距离l2也可以是至少大约20μm，但是本发明构思的范围不限于此。
58.这里，突出侧壁180的上端182水平向外延伸的程度可以不同于(例如，大于)突出侧壁180的下端184水平向外延伸的程度。
59.图11至图15是在一个示例中示出了图8的半导体封装件的制造方法的相关截面图。
60.参照图11，(全部或部分地)围绕多个半导体芯片120模制模制构件140，并且可以在每个半导体芯片120的下表面上布置导电凸块130。
61.再使用粘合剂210将载体基板200附接到半导体芯片120的上表面，以支撑半导体芯片120。
62.参照图12，使用第一刀片b1去除(例如，切掉)载体基板200的选定部分(以及粘合剂210的相应部分)，该选定部分覆盖模制构件140的位于相邻的半导体芯片120之间的部分。
63.这里又如关于图5所描述的那样，允许第一刀片b1略微地穿到模制构件140的上表面中，以完全且干净地去除粘合剂210的在载体基板200的选定部分下面的部分。
64.参照图13，将第二刀片b2类似地应用于模制构件140的位于相邻的半导体芯片120之间的部分，如关于图6所描述的，但是由第二刀片b2执行的第二切割工艺未完全穿透模制构件140。这里，第二刀片b2的第二刀片宽度可以比第一刀片b1的第一刀片宽度窄，从而得到具有比由第一刀片b1形成的第一切割槽202的第一宽度窄的第二宽度的第二切割槽204。
65.参照图14，可以将第三刀片b3应用于模制构件140的位于相邻的半导体芯片120之间的第二切割槽204中的剩余部分，以形成第三切割槽206。这里，第一切割槽202、第二切割槽204和最后的第三切割槽206的组合有效地将相邻的半导体芯片120彼此分割。但是，分割后的半导体芯片120仍然由载体基板200的一部分支撑。
66.第三刀片b3的第三刀片宽度可以比第二刀片b2的第二刀片宽度窄。因此，由第三刀片b3形成的第三切割槽206将比第二切割槽204窄。结果，突出侧壁180可以形成为具有关于图8、图9和图10所描述的形状。
67.或者，在使用第二刀片b2和第三刀片b3执行第二切割工艺和第三切割工艺之后，
可以执行使用第一刀片b1的第一切割工艺。
68.参照图15，如先前关于图7所描述的，可以经由导电凸块130将由载体基板200支撑的半导体芯片120接合到封装基板110。
69.图16是示出根据本发明构思的实施例的半导体封装件300的截面图。图17是图16中的部分“e”的放大截面图，图18是沿图16中的线f-f截取的截面图。
70.参照图16、图17和图18，半导体封装件300可以是2.5d堆叠型半导体封装件，其包括封装基板310、内插件320、至少一个第一半导体芯片330、多个第二半导体芯片340、模制构件360和外部端子370。
71.内插件320可以设置在封装基板310的上表面上，并且经由导电凸块350与封装基板310电连接。连接通路322可以相对于内插件320垂直地布置，其中，连接通路322的上端通过内插件320的上表面暴露，并且连接通路322的下端可以通过内插件320的下表面暴露。
72.第一半导体芯片330可以布置在内插件320的上表面上。第一半导体芯片330可以经由第一导电凸块352与内插件320电连接。即，第一半导体芯片330可以经由第一导电凸块352与连接通路322的上端电连接。第一半导体芯片330可以是中央处理单元(cpu)、图形处理单元(gpu)等。
73.多个第二半导体芯片340可以垂直堆叠在内插件320的上表面上。在一些实施例中，单独堆叠的多个第二半导体芯片340可以布置在第一半导体芯片330的相对侧。就此而言，作为一个说明性示例，图16的实施例包括第一堆叠的多个第二半导体芯片340和第二堆叠的多个第二半导体芯片。这里，每个堆叠的多个第二半导体芯片340可以经由第二导电凸块354与内插件320电连接。即，每个堆叠的多个第二半导体芯片340可以经由第二导电凸块354与连接通路322的上端电连接。第二半导体芯片340可以是例如高带宽存储器(hbm)芯片。
74.底部填充层390可以介于封装基板110与内插件320之间。底部填充层390可以被构造成实质上包围位于封装基板310与内插件320之间的每个下导电凸块350。
75.外部端子370(例如，焊料球或类似元件)可以安装在封装基板310的下表面上。这里，外部端子370可以与通过封装基板310的下表面暴露的导电图案的下端电接触。
76.模制构件360(例如，环氧模制化合物或emc)可以设置在内插件320的上表面上，并且可以模制在第一半导体芯片330、第一堆叠的多个第二半导体芯片340和第二堆叠的多个第二半导体芯片340周围和之间。具体地，模制构件360可以介于第一半导体芯片330和每个堆叠的多个第二半导体芯片340之间，如图18所示。
77.类似于关于图8、图9和图10描述的实施例，图16、图17和图18的模制构件360包括突出侧壁380。突出侧壁380可以包括上端382、下端384和外侧表面386。突出侧壁380的上端382可以在水平方向上远离第一半导体芯片330向外延伸。突出侧壁380的下端384也可以在水平方向上远离第一半导体芯片330向外延伸。突出侧壁380的外侧表面386可以在突出侧壁380的上端382与突出侧壁380的下端384之间垂直地延伸。
78.假设封装基板310的上表面与模制构件360的上表面之间的垂直高度为l(例如，在大约800μm至大约900μm的范围内)，突出侧壁380的上端382可以从模制构件360的上表面向下垂直地偏移第一距离l31(例如，至少大约20μm)。此外，突出侧壁380的下端384可以从模制构件360的下表面向上垂直地偏移第二距离l32(例如，至少大约20μm)。
79.因此，可以根据模制构件360的上表面与突出侧壁380的上端382之间的第一距离l31以及模制构件360的下表面与突出侧壁380的下端384之间第二距离l32，来确定外侧表面386的垂直高度(t)。
80.应当注意，突出侧壁380中的上端382的上突出宽度(在水平方向上测得的)可以不同于(例如，大于)突出侧壁380中的下端384的下突出宽度(在相同的水平方向上测得的)。
81.图19至图23是在一个示例中示出了图18的半导体封装件的制造方法的相关截面图。
82.参照图19，可以在内插件320的上表面上布置第一半导体芯片330和堆叠的多个第二半导体芯片340。即，可以在内插件320的上表面上的各个封装区域中布置第一半导体芯片330和堆叠的多个第二半导体芯片340。在这些封装区域中，例如，可以在第一半导体芯片330的相对侧设置堆叠的多个第二半导体芯片340。可以在内插件320的相对侧布置下导电凸块350。可以围绕第一半导体芯片330和堆叠的多个第二半导体芯片340来模制模制构件360。
83.可以使用粘合剂210将载体基板200附接到第一半导体芯片330和第二半导体芯片340的上表面以及模制构件360的上表面。因此，内插件320以及第一半导体芯片330和第二半导体芯片340可以由载体基板200支撑。
84.参照图20，可以使用第一刀片b1去除(例如，切掉)设置在位于第二半导体芯片340之间的部分模制构件360上方的载体基板200的选定部分及粘合剂210的位于该选定部分下面的部分。就此而言，可以以类似于先前关于图12所描述的方式来选择和使用第一刀片b1，以形成第一切割槽202。
85.参照图21，可以选择并使用第二刀片b2在相邻、堆叠的多个第二半导体芯片340之间切穿内插件320以及模制构件360的选定部分。这里，第二刀片b2的第二刀片宽度可以比第一刀片b1的第一刀片宽度窄。
86.因此，第二刀片b2可以完全穿过内插件320，并且部分地穿过模制构件140，以形成第二切割槽204。因为第二刀片b2的第二刀片宽度比第一刀片b1的第一刀片宽度窄，所以第二切割槽204将比第一切割槽202窄。这里，内插件320可以包括与在模制构件360中使用的材料不同的材料。此外，内插件320和模制构件360的总垂直厚度可以比先前在先前实施例中涉及的材料层厚度相对更厚。因此，使用第二刀片b2不容易切割内插件320与模制构件360的至少一部分的组合。
87.参照图22，可以使用第三刀片b3切割模制构件360的位于相邻的堆叠的多个第二半导体芯片340之间的剩余部分，以完全形成第三切割槽206。因此，第一切割槽202、第二切割槽204和第三切割槽206的组合可以用于将相邻的堆叠的多个第二半导体芯片340彼此分割。使用这种方法，可以获得多个封装结构，每个封装结构包括内插件320的切割部分、第一半导体芯片330和至少一个堆叠的多个第二半导体芯片340。这里，再次，每一个得到的封装结构将由载体基板200支撑。
88.如前所述，第三刀片b3的第三刀片宽度可以比第二刀片b2的第二刀片宽度窄。因此，由第三刀片b3形成的第三切割槽206可以比第二切割槽204窄。结果，包围第一半导体芯片330和至少一个堆叠的多个第二半导体芯片340的组合的模制构件360将包括具有上面描述的且(例如)在图17中示出的形状的突出侧壁380。
89.或者，在分别使用第二刀片b2和第三刀片b3执行了第二切割工艺和第三切割工艺之后，可以执行使用第一刀片b1的第一切割工艺。
90.参照图23，由载体基板200支撑的封装结构可以经由导电凸块350接合到封装基板310。特别地，内插件320的下表面上的下导电凸块350可以布置在封装基板310的上表面上。可以对下导电凸块350执行回流工艺，同时，内插件320可以被压到封装基板310。
91.再次注意到在回流工艺期间在内插件320处产生翘曲的可能性，本发明构思的实施例使用载体基板200的切割部分来支撑内插件320，从而抑制了翘曲。另外，可以通过适当地选择载体基板200的厚度和/或粘合剂210的厚度来控制与内插件320相关联的翘曲的风险。
92.底部填充层390可以形成在内插件320与封装基板310之间，以用底部填充层390包围下导电凸块350。外部端子370可以安装在封装基板310的下表面上。
93.然后，如前所述，可以从封装结构分离载体基板200，以完成图17中的半导体封装件300。
94.根据本发明构思的实施例，可以使用粘合剂将载体基板附接到半导体芯片的上表面或位于内插件上方的半导体芯片的上表面。然后，可以将由载体基板支撑的半导体芯片或内插件接合到封装基板，同时抑制了与半导体芯片和/或内插件相关的可能的材料翘曲。以这种方式，可以抑制半导体芯片和/或内插件的翘曲，而不管半导体芯片或内插件的尺寸如何。
95.另外，可以通过适当地选择载体基板的厚度和/或粘合剂的厚度来控制半导体芯片和/或内插件的翘曲。
96.前述实施例应被认为在本质上是说明性的，而不是限制性的。尽管已经描述了一些实施例，但是本领域技术人员将容易理解，在实质上不脱离本发明构思的新颖教导和优点的情况下，可以在实施例中进行许多修改。因此，所有这些修改旨在落入所附权利要求的范围内。

技术特征：
1.一种半导体封装件，所述半导体封装件包括：封装基板；内插件，所述内插件设置在所述封装基板的上表面上；第一半导体芯片和堆叠的多个第二半导体芯片，所述第一半导体芯片和所述堆叠的多个第二半导体芯片设置在所述内插件的上表面上；以及模制构件，所述模制构件围绕所述第一半导体芯片的侧表面和所述堆叠的多个第二半导体芯片的侧表面，其中，所述模制构件包括突出侧壁，所述突出侧壁包括上端、下端和外侧表面，所述上端水平地向外延伸并且从所述模制构件的上表面向下垂直地偏移第一距离，所述下端水平地向外延伸并且从所述模制构件的下表面向上垂直地偏移第二距离，所述外侧表面在所述上端与所述下端之间垂直地延伸。2.根据权利要求1所述的半导体封装件，其中，所述突出侧壁的垂直高度等于所述第一距离、所述第二距离和所述外侧表面的垂直高度之和。3.根据权利要求2所述的半导体封装件，其中，所述突出侧壁的所述垂直高度在800μm至900μm的范围内，所述第一距离为至少20μm，并且所述第二距离为至少20μm。4.根据权利要求1所述的半导体封装件，其中，所述模制构件完全包围所述第一半导体芯片和所述堆叠的多个第二半导体芯片的组合，并且介于所述第一半导体芯片与所述堆叠的多个第二半导体芯片之间。5.根据权利要求1所述的半导体封装件，其中，所述第一半导体芯片是中央处理单元或图形处理单元，并且每个第二半导体芯片是高带宽存储器芯片。6.根据权利要求1所述的半导体封装件，其中，所述突出侧壁的所述上端从所述堆叠的多个第二半导体芯片的所述侧表面水平地延伸第一宽度，并且所述突出侧壁的所述下端从所述堆叠的多个第二半导体芯片的所述侧表面水平地延伸第二宽度，所述第二宽度小于所述第一宽度。7.根据权利要求1所述的半导体封装件，其中，所述模制构件包括环氧模制化合物。8.根据权利要求1所述的半导体封装件，其中，所述内插件包括连接通路，所述连接通路将所述第一半导体芯片和所述堆叠的多个第二半导体芯片与位于所述封装基板的所述上表面上的至少一个导电图案电连接。9.根据权利要求1所述的半导体封装件，所述半导体封装件还包括：第一导电凸块，所述第一导电凸块介于所述内插件与所述第一半导体芯片之间；以及第二导电凸块，所述第二导电凸块介于所述内插件与所述堆叠的多个第二半导体芯片之间。10.根据权利要求1所述的半导体封装件，所述半导体封装件还包括：下导电凸块，所述下导电凸块设置在所述内插件的下表面上；底部填充层，所述底部填充层介于所述封装基板的所述上表面与所述内插件的所述下表面之间，以实质上包围每个所述下导电凸块；以及外部端子，所述外部端子安装在所述封装基板的下表面上。11.一种半导体封装件，所述半导体封装件包括：封装基板；
内插件，所述内插件设置在所述封装基板的上表面上；半导体芯片，所述半导体芯片设置在所述内插件的上表面上；以及模制构件，所述模制构件包括上表面、上部、下部和突出侧壁，其中，所述模制构件围绕所述半导体芯片的侧表面被模制；其中，所述突出侧壁包括从所述模制构件的所述上表面向下垂直地偏移的上端，并且所述突出侧壁的水平延伸宽度大于所述模制构件的所述上部的水平延伸宽度。12.根据权利要求11所述的半导体封装件，其中，所述模制构件的所述下部的水平延伸宽度大于所述模制构件的所述上部的所述水平延伸宽度并且小于所述突出侧壁的所述水平延伸宽度。13.根据权利要求11所述的半导体封装件，其中，所述内插件包括连接通路，所述连接通路将所述半导体芯片与位于所述封装基板的所述上表面上的导电图案电连接。14.根据权利要求11所述的半导体封装件，所述半导体封装件还包括：导电凸块，所述导电凸块介于所述内插件与所述半导体芯片之间。15.根据权利要求11所述的半导体封装件，所述半导体封装件还包括：下导电凸块，所述下导电凸块设置在所述内插件的下表面上；底部填充层，所述底部填充层介于所述封装基板的所述上表面与所述内插件的所述下表面之间，以基本包围所述下导电凸块；以及外部端子，所述外部端子安装在所述封装基板的下表面上。16.一种用于制造半导体封装件的方法，所述方法包括：在内插件的上表面上布置第一半导体芯片、第一堆叠的多个第二半导体芯片和第二堆叠的多个第二半导体芯片；在所述第一半导体芯片的侧表面、所述第一堆叠的多个第二半导体芯片的侧表面和所述第二堆叠的多个第二半导体芯片的侧表面上形成模制构件；使用粘合剂将载体基板附接到所述模制构件的上表面、所述第一半导体芯片的上表面、所述第一堆叠的多个第二半导体芯片的上表面以及所述第二堆叠的多个第二半导体芯片的上表面；使用具有第一刀片宽度的第一刀片切掉所述载体基板的选定部分并切掉所述粘合剂的位于所述载体基板的所述选定部分下面的部分，并使用所述第一刀片部分地切入到所述模制构件的上表面中以形成第一切割槽，其中，所述载体基板的所述选定部分设置在所述模制构件的位于所述第一堆叠的多个第二半导体芯片与所述第二堆叠的多个第二半导体芯片之间的部分上方；使用具有比所述第一刀片宽度窄的第二刀片宽度的第二刀片来切穿所述内插件并且至少部分地切入到所述模制构件的下表面中以形成第二切割槽，其中，所述第一切割槽和所述第二切割槽的组合将封装结构分隔开，每个所述封装结构包括集体地由所述载体基板的切割部分支撑的所述内插件的切割部分、所述第一半导体芯片和所述第一堆叠的多个第二半导体芯片；以及将所述封装结构接合到封装基板的上表面。17.根据权利要求16所述的方法，所述方法还包括：使用具有比所述第二刀片宽度窄的第三刀片宽度的第三刀片来切穿所述模制构件的
所述下表面的位于所述第二切割槽中的剩余部分以形成第三切割槽，其中，所述第一切割槽、所述第二切割槽和所述第三切割槽的组合将所述封装结构分隔开。18.一种用于制造半导体封装件的方法，所述方法包括：在半导体芯片的侧表面上形成模制构件；使用粘合剂将载体基板附接到所述模制构件的上表面和所述半导体芯片的上表面；使用具有第一刀片宽度的第一刀片切掉所述载体基板的选定部分和所述粘合剂的位于所述载体基板的所述选定部分下面的部分，并部分地切入到所述模制构件的上表面中以形成第一切割槽，其中，所述载体基板的所述选定部分设置在所述模制构件的位于相邻的所述半导体芯片之间的部分上方；使用具有比所述第一刀片宽度窄的第二刀片宽度的第二刀片切穿所述模制构件的下表面以形成第二切割槽，其中，所述第一切割槽和所述第二切割槽的组合将封装结构分隔开，每个所述封装结构包括由所述载体基板的切割部分支撑的半导体芯片的；以及将所述封装结构接合到封装基板的上表面。19.根据权利要求18所述的方法，其中，所述载体基板是玻璃基板。20.根据权利要求18所述的方法，所述方法还包括：通过用激光照射所述粘合剂以减弱所述粘合剂的粘合强度，来将所述载体基板的所述切割部分与所述半导体芯片分离开。

技术总结
提供了半导体封装件和用于制造半导体封装件的方法。该方法包括：在半导体芯片的侧表面上形成模制构件；使用粘合剂将载体基板附接到模制构件和半导体芯片的上表面；使用具有第一刀片宽度的第一刀片切掉载体基板的选定部分和粘合剂的位于载体基板的选定部分下面的部分，并使用第一刀片部分地切入到模制构件的上表面中以形成第一切割槽，其中载体基板的选定部分设置在模制构件的位于相邻的半导体芯片之间的部分上方；使用具有比第一刀片宽度窄的第二刀片宽度的第二刀片切穿模制构件的下表面以形成第二切割槽，其中第一切割槽和第二切割槽的组合将均包括由载体基板的切割部分支撑的半导体芯片的封装结构分隔开；将封装结构接合到封装基板的上表面。构接合到封装基板的上表面。构接合到封装基板的上表面。


技术研发人员：朴辰遇 李种昊 高永权
受保护的技术使用者：三星电子株式会社
技术研发日：2021.05.17
技术公布日：2022/3/8