半导体元件的制备方法与流程

1.本技术案主张2020年9月8日申请的美国正式申请案第17/014,432号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。
2.本公开是关于一种半导体元件的制备方法。特别是有关于一种使用倾斜蚀刻制程的半导体元件的制备方法。


背景技术：

3.半导体元件是使用在不同的电子应用，例如个人电脑、手机、数码相机，或其他电子设备。半导体元件的尺寸是逐渐地变小，以符合计算能力所逐渐增加的需求。然而，在尺寸变小的制程期间，是增加不同的问题，且如此的问题在数量与复杂度上持续增加。因此，仍然持续着在达到改善品质、良率、效能与可靠度以及降低复杂度方面的挑战。
4.上文的「先前技术」说明仅是提供背景技术，并未承认上文的「先前技术」说明揭示本公开的标的，不构成本公开的先前技术，且上文的「先前技术」的任何说明均不应作为本案的任一部分。


技术实现要素：

5.本公开的一实施例提供一种半导体元件的制备方法，包括提供一目标层；形成一第一硬遮罩层在该目标层上；形成多个第二硬遮罩层在该第一硬遮罩层上；执行一第一倾斜蚀刻制程在该第一硬遮罩层上，以形成多个第一开口在沿该第一硬遮罩层并邻近所述第二硬遮罩层的各第一侧处；以及执行一第二倾斜蚀刻制程在该第一硬遮罩层上，以形成多个第二开口在沿该第一硬遮罩层并邻近所述第二硬遮罩层的各第二侧处。该第一倾斜蚀刻制程与该第二倾斜蚀刻制程使用所述第二硬遮罩层当作图案引导件，且该第一硬遮罩层通过所述第一开口与所述第二开口而转变成一图案化第一硬遮罩层。
6.在一些实施例中，所述第二硬遮罩层的一宽度对在相邻对的第二硬遮罩层之间的一水平距离的一比率，是大约为1∶2。
7.在一些实施例中，该第一倾斜蚀刻制程的一入射角是介于大约10度到大约80度之间。
8.在一些实施例中，该第二倾斜蚀刻制程的一入射角与该第一倾斜蚀刻制程的该入射角是相反，以及所述第一开口的一宽度等于所述第二开口的一宽度。
9.在一些实施例中，所述第一开口的该宽度对在其中一第一开口与相邻的其中一第二开口之间的一水平距离的一比率，是大约为1∶2。
10.在一些实施例中，该半导体元件的制备方法还包括一步骤：移除所述第二硬遮罩。
11.在一些实施例中，该半导体元件的制备方法还包括一步骤：使用该图案化第一硬遮罩层当作一遮罩，以图案化该目标层。
12.在一些实施例中，该目标层包含半导体材料。
13.在一些实施例中，该目标层形成在一隔离层上，并包含半导体材料。
14.在一些实施例中，该目标层包含导电材料。
15.在一些实施例中，该目标层包含绝缘/隔离材料。
16.在一些实施例中，该半导体元件的制备方法还包括一步骤：形成该目标层在一蚀刻终止层上。
17.在一些实施例中，该蚀刻终止层包含下列材料：掺碳的氧化物(carbon-doped oxide)、并入碳的氧化硅(carbon-incorporated silicon oxide)或掺氮的碳化硅(nitrogen-doped silicon carbide)。
18.在一些实施例中，该第一硬遮罩层包含下列材料：氧化硅、氮化硅、氮氧化硅、氧化氮化硅(silicon nitride oxide)、氮化硼、氮化硅硼(silicon boron nitride)、氮化磷硼(phosphorus boron nitride)、氮化硼碳硅(boron carbon silicon nitride)或一碳膜。
19.在一些实施例中，所述第二硬遮罩层包含下列材料：氧化硅、氮化硅、氮氧化硅、氧化氮化硅、氮化硼、氮化硅硼、氮化磷硼、氮化硼碳硅或一碳膜。
20.在一些实施例中，对于该第一倾斜蚀刻制程，所述第二硬遮罩层对该第一硬遮罩层的一蚀刻率，是介于大约1∶10到大约1∶100之间。
21.在一些实施例中，所述第二硬遮罩层的该宽度对所述第二硬遮罩层的一高度的一比率，是介于大约1∶1到大约1∶12之间。
22.本公开的另一实施例提供一种半导体元件的制备方法。该制备方法包括：提供一目标层；形成一第一硬遮罩层在该目标层上；形成多个第二硬遮罩层在该第一硬遮罩层上；执行一第一倾斜蚀刻制程在该第一硬遮罩层上，以形成多个第一开口在沿该第一硬遮罩层并邻近所述第二硬遮罩层的各第一侧处；执行一180度旋转至该目标层；以及执行一第三倾斜蚀刻制程在该第一硬遮罩层上，以形成多个第三开口在沿该第一硬遮罩层并邻近所述第二硬遮罩层的各第二侧处。该第一倾斜蚀刻制程的一入射角是等于该第三倾斜蚀刻制程的一入射角。
23.在一些实施例中，该第一倾斜蚀刻制程的该入射角是介于大约10度到大约80度之间。
24.本公开的另一实施例提供一种半导体元件的制备方法。该制备方法包括：提供一目标层；形成一第一硬遮罩层在该目标层上；形成多个第二硬遮罩层在该第一硬遮罩层上；以及执行一第一倾斜蚀刻制程在该第一硬遮罩层上，以形成多个第一开口在沿该第一硬遮罩层并邻近所述第二硬遮罩层的各第一侧处。该第一倾斜蚀刻制程使用所述第二硬遮罩层当作图案引导件。
25.本公开通过使用该第一倾斜蚀刻制程和该第二倾斜蚀刻制程，无需额外的微影制程，即可在该第一硬遮罩层上形成所述第一开口与所述第二开口。因此，可降低该半导体元件的制造复杂度。此外，所述较窄的第一开口以及所述较窄的第二开口是使用具有多个较宽的硬遮罩开口的所述第二硬遮罩层所形成。意即，可以减轻形成所述较窄的第一开口以及所述较窄的第二开口的微影制程(photolithography process)的要求。因此，可改善该半导体元件的良率。
26.上文已相当广泛地概述本公开的技术特征及优点，而使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中具有通常知识者应了解，可相当容易地利用下文揭示的概念与特定实施
例可作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属技术领域中具有通常知识者亦应了解，这类等效建构无法脱离后附的权利要求所界定的本公开的精神和范围。
附图说明
27.参阅实施方式与权利要求合并考量图式时，可得以更全面了解本技术案的揭示内容，图式中相同的元件符号是指相同的元件。
28.图1例示本公开一实施例的一半导体元件的制备方法的流程示意图。
29.图2到图6例示本公开一实施例的该半导体元件的制备方法的一流程的剖视示意图。
30.图7到图11例示本公开另一实施例的一半导体元件的制备方法的一流程的剖视示意图。
31.图12到图16例示本公开另一实施例的一半导体元件的制备方法的一流程的剖视示意图。
32.图17到图21例示本公开另一实施例的一半导体元件的制备方法的一流程的剖视示意图。
33.图22到图26例示本公开另一实施例的一半导体元件的制备方法的一流程的剖视示意图。
34.图27及图28例示本公开另一实施例的一半导体元件的制备方法的一流程的剖视示意图。
35.图29到图31例示本公开另一实施例的一半导体元件的制备方法的一流程的剖视示意图。
36.图32例示本公开另一实施例的一中间半导体元件的顶视示意图。
37.图33例示本公开另一实施例的一半导体元件的制备方法的一部分流程沿图32的剖线a-a’的剖视示意图。
38.图34例示本公开另一实施例的该半导体元件的制备方法的一部分流程的剖视示意图。
39.其中，附图标记说明如下：
40.10：制备方法
41.1a：半导体元件
42.1b：半导体元件
43.1c：半导体元件
44.1d：半导体元件
45.1e：半导体元件
46.1f：半导体元件
47.1g：半导体元件
48.1h：半导体元件
49.101：基底
50.101’：图案化第一基底
51.103：蚀刻终止层
52.105：处置基底
53.107：隔离层
54.109：最上面半导体层
55.109’：图案化最上面半导体层
56.111：导电层
57.111’：图案化导电层
58.113：介电层
59.113’：图案化介电层
60.201：第一硬遮罩层
61.201’：图案化第一硬遮罩层
62.201ts：上表面
63.301：第二硬遮罩层
64.401：第一开口
65.403：第二开口
66.405：第三开口
67.407：第一接触开口
68.409：中间接触开口
69.411：第二接触开口
70.501：第一倾斜蚀刻制程
71.503：第二倾斜蚀刻制程
72.505：第三倾斜蚀刻制程
73.601：硬遮罩开口
74.d1：水平距离
75.d2：水平距离
76.fs：第一侧
77.h1：高度
78.s11：步骤
79.s13：步骤
80.s15：步骤
81.s17：步骤
82.s19：步骤
83.ss：第二侧
84.w1：宽度
85.w2：宽度
86.w3：宽度
87.w4：宽度
88.z：方向
89.α：入射角
90.β：入射角
91.γ：入射角
具体实施方式
92.以下描述了组件和配置的具体范例，以简化本公开的实施例。当然，这些实施例仅用以例示，并非意图限制本公开的范围。举例而言，在叙述中第一部件形成于第二部件之上，可能包含形成第一和第二部件直接接触的实施例，也可能包含额外的部件形成于第一和第二部件之间，使得第一和第二部件不会直接接触的实施例。另外，本公开的实施例可能在许多范例中重复参照标号及/或字母。这些重复的目的是为了简化和清楚，除非内文中特别说明，其本身并非代表各种实施例及/或所讨论的配置之间有特定的关系。
93.此外，为易于说明，本文中可能使用例如「之下(beneath)」、「下面(below)」、「下部的(lower)」、「上方(above)」、「上部的(upper)」等空间相对关系用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对关系用语旨在除图中所绘示的取向外亦囊括元件在使用或操作中的不同取向。所述装置可具有其他取向(旋转90度或处于其他取向)且本文中所用的空间相对关系描述语可同样相应地进行解释。
94.应当理解，当形成一个部件在另一个部件之上(on)、与另一个部件相连(connected to)、及/或与另一个部件耦合(coupled to)，其可能包含形成这些部件直接接触的实施例，并且也可能包含形成额外的部件介于这些部件之间，使得这些部件不会直接接触的实施例。
95.应当理解，尽管这里可以使用术语第一，第二，第三等来描述各种元件、部件、区域、层或区段(sections)，但是这些元件、部件、区域、层或区段不受这些术语的限制。相反，这些术语仅用于将一个元件、组件、区域、层或区段与另一个区域、层或区段所区分开。因此，在不脱离本发明进步性构思的教导的情况下，下列所讨论的第一元件、组件、区域、层或区段可以被称为第二元件、组件、区域、层或区段。
96.除非内容中另有所指，否则当代表定向(orientation)、布局(layout)、位置(location)、形状(shapes)、尺寸(sizes)、数量(amounts)，或其他测量(measures)时，则如在本文中所使用的例如「同样的(same)」、「相等的(equal)」、「平坦的(planar)」，或是「共面的(coplanar)」等术语(terms)并非必要意指一精确地完全相同的定向、布局、位置、形状、尺寸、数量，或其他测量，但其意指在可接受的差异内，是包含差不多完全相同的定向、布局、位置、形状、尺寸、数量，或其他测量，而举例来说，所述可接受的差异是可因为制造流程(manufacturing processes)而发生。术语「大致地(substantially)」是可被使用在本文中，以表现出此意思。举例来说，如大致地相同的(substantially the same)、大致地相等的(substantially equal)，或是大致地平坦的(substantially planar)，是为精确地相同的、相等的，或是平坦的，或者是其是可为在可接受的差异内的相同的、相等的，或是平坦的，而举例来说，所述可接受的差异是可因为制造流程而发生。
97.在本公开中，一半导体元件通常意指可通过利用半导体特性(semiconductor characteristics)运行的一元件，而一光电元件(electro-optic device)、一发光显示元件(light-emitting display device)、一半导体线路(semiconductor circuit)以及一电子元件(electronic device)，是均包括在半导体元件的范畴中。
98.应当理解，在本公开的描述中，上方(above)(或之上(up))是对应z方向箭头的该方向，而下方(below)(或之下(down))是对应z方向箭头的相对方向。
99.图1例示本公开一实施例的一半导体元件1a的制备方法10的流程示意图。图2到图6例示本公开一实施例的该半导体元件1a的制备方法的一流程的剖视示意图。请参考图1及图2，在步骤s11，可提供一基底101，一第一硬遮罩层201可形成在基底101上，以及多个第二硬遮罩层301可形成在第一硬遮罩层201上。
100.请参考图2，在一些实施例中，基底101可为一块状(bulk)半导体基底，其是整体由至少一种半导体材料所构成；该块状半导体基底并未包含任何介电质、隔离层或是导电特征。举例来说，该块状半导体基底包含元素半导体、化合物半导体、非半导体材料、其他适合的材料或其组合；该元素半导体例如硅或锗；该化合物半导体是例如硅锗、碳化硅、砷化镓、磷化镓、磷化铟(indium phosphide)、砷化铟(indium arsenide)、锑化铟(indium antimonide)或其他iii-v族化合物半导体或ii-vi族化合物半导体；该非半导体材料是例如钠钙玻璃(soda-lime glass)、熔硅石(fused silica)、熔融石英(fused quartz)、氟化钙(calcium fluoride)。
101.请参考图2，在一些实施例中，举例来说，第一硬遮罩层201可包含下列材料：氧化硅、氮化硅、氮氧化硅、氧化氮化硅、类似物或其组合。第一硬遮罩层201可通过多个沉积制程所形成，例如化学气相沉积、等离子体加强化学气相沉积、低压化学气相沉积或类似制程。
102.应当理解，在本公开的描述中，氮氧化硅表示一物质(substance)，其是包含硅、氮以及氧，且在其中的氧的一比率是大于氮的一比率。氧化氮化硅是表示一物质，其是包含硅、氧以及氮，且在其中的氮的一比率是大于氧的一比率。
103.或者是，在一些实施例中，举例来说，第一硬遮罩层201可包含下列材料：氮化硼、氮化硅硼(silicon boron nitride)、氮化磷硼(phosphorus boron nitride)或氮化硼碳硅(boron carbon silicon nitride)。第一硬遮罩层201可通过一成膜(film formation)制程以及一处理制程所形成。尤其是，在成膜制程中，可为硼基前驱物的多个第一前驱物是可被引入到基底101上，以形成一硼基层。接下来，在处理制程中，可为氮基前驱物的多个第二前驱物可被引入以与该硼基层产生反应，并转变该硼基层成为第一硬遮罩层201。
104.在一些实施例中，举例来说，所述第一前驱物可为二硼烷(diborane)、硼氮炔(borazine)或是硼氮炔的一烷基取代衍生物(alkyl-substituted derivative)。在一些实施例中，所述第一前驱物可以一流量引入，该流量是介于大约5sccm(每分钟标准立方公分(standard cubic centimeter per minute))到大约50slm(每分钟标准公升(standard liter per minute))之间；尤其是，介于大约10sccm到大约1slm。在一些实施例中，所述第一前驱物可通过稀释气体(dilution gas)而被引入，该稀释气体是例如氮(nitrogen)、氢(hydrogen)、氩(argon)或其组合。该稀释气体可以一流量被引入，该流量是介于大约5sccm到大约50slm之间；尤其是，介于大约1slm到大约10slm之间。
105.在一些实施例中，成膜制程无须等离子体的辅助即可执行。在此状况下，成膜制程的一基底温度可介于大约100℃到大约1000℃之间。举例来说，成膜制程的基底温度可介于大约300℃到大约500℃之间。成膜制程的一制程压力可介于大约10mtorr到大约760torr之间。举例来说，成膜制程的制程压力可介于大约2torr到大约10torr之间。
106.在一些实施例中，成膜制程可在等离子体存在下进行。在此情况下，成膜制程的一基底温度可介于大约100℃到大约1000℃之间。举例来说，成膜制程的基底温度可介于大约300℃到大约500℃之间。成膜制程的一制程温度可介于大约10mtorr到大约760torr。举例来说，成膜制程的制程温度可介于大约2torr到大约10torr。等离子体是通过介于30w到1000w之间的一射频功率(rf power)所提供。
107.在一些实施例中，举例来说，所述第二前驱物可为氨水(ammonia)或联氨(hydrazine)。在一些实施例中，所述第二前驱物可以一流量引入，该流量是介于大约5sccm到大约50slm之间；尤其是，介于大约10sccm到大约1slm之间。
108.在一些实施例中，多个氧基前驱物可在处理制程中与所述第二前驱物一起引入。举例来说，所述氧基前驱物可为氧、一氧化氮(nitric oxide)、一氧化二氮(nitrous oxide)、二氧化碳或水。
109.在一些实施例中，多个硅基前驱物可在处理制程中与所述第二前驱物一起引入。举例来说，所述硅基前驱物可为硅烷(silane)、三甲硅烷基胺(trisilylamine)、三甲基硅烷(trimethylsilane)以及硅氮烷(silazanes)(例如六甲基环三硅氮烷(hexamethylcyclotrisilazane))。
110.在一些实施例中，多个磷基前驱物可在处理制程中与所述第二前驱物一起引入。举例来说，所述磷基前驱物可为磷化氢(phosphine)。
111.在一些实施例中，所述氧基前驱物、所述硅基前驱物或所述磷基前驱物可在处理制程中与所述第二前驱物一起引入。在一些实施例中，处理制程可用一等离子体制程、一紫外线固化(uv cure)制程、一热退火(thermal anneal)制程或其组合的一辅助所执行。
112.当该处理以等离子体制程为辅助而执行时，等离子体制程的等离子体是可通过射频功率(rf power)所提供。在一些实施例中，在介于大约100khz直到大约1mhz之间的一单一低频率下，射频功率可介于大约2w到大约5000w。在一些实施例中，在大于约13.6mhz的一单一高频率下，射频功率可介于大约30w到大约1000w。在此情况下，处理制程的一基底温度可介于大约20℃到大约1000℃之间。处理制程的一制程压力可介于大约10mtorr到大约760torr之间。
113.当该处理以紫外线固化制程为辅助所执行时，在此情况下，处理制程的一基底温度可介于大约20℃到大约1000℃之间。处理制程的一制程温度可介于大约10mtorr到大约760torr之间。紫外线固化可通过任何紫外线源所提供，例如汞微波弧灯(mercury microwave arc)、脉冲式氙闪光灯(pulsed xenon flash lamps)或高效率uv发光二极管阵列(high-efficiency uv light emitting diode arrays)。紫外线源可具有一波长，是介于大约170nm到大约400nm之间。紫外线源可提供一光子能量(photon energy)，是介于大约0.5ev到大约10ev之间；尤其是，是介于大约1ev到大约6ev之间。紫外线固化制程的辅助可从第一硬遮罩层201移除氢。当氢可扩散进入半导体元件1a的其他区域以及可能降低半导体元件1a的可靠度时，氢通过紫外线固化制程的辅助的移除是可改善半导体元件1a的可靠度。此外，紫外线固化制程可增加第一硬遮罩层201的密度。
114.当该处理以热退火制程为辅助所执行时，在此状况下，处理制程的一基底温度可介于大约20℃到大约1000℃之间。处理制程的一制程压力可介于大约10mtorr到大约760torr之间。
115.在一些实施例中，举例来说，第一硬遮罩层201可包含碳膜。在文中所使用的术语「碳膜(carbon film)」，其是主要由多个碳原子所界定，或者是其物理和化学性质是取决于其碳含量。术语「碳膜」是指排除作为简单混合物或包含碳的化合物的材料，举例来说，包含碳的化合物的材料为介电材料，例如掺杂碳的氮氧化硅、掺杂碳的氧化硅或掺杂碳的多晶硅。举例来说，这些术语确实包括石墨(graphite)、炭(charcoal)以及卤素碳化物(halocarbons)。
116.在一些实施例中，碳膜通过一制程所沉积，该制程包括引入一制程气体混合物进入一制程腔室，该制程气体混合物是由一或多个烃化合物(hydrocarbon compounds)。烃化合物具有一化学式c
xhy
，其中x具有介于2到4之间的一范围，y具有介于2到10之间的一范围。举例来说，烃化合物可为丙烯(propylene，c3h6)、丙炔(propyne，c3h4)、丙烷(propane，c3h8)、丁烷(butane，c4h
10
)、丁烯(butylene，c4h8)、丁二烯(butadiene，c4h6)、乙炔(acetylene，c2h2)或其组合。
117.在一些实施例中，可以使用烃化合物的部分或完全氟化的衍生物(fluorinated derivatives)。掺杂衍生物包括烃化合物的含硼衍生物(boron-containing derivatives)及其氟化衍生物(fluorinated derivatives)。氟化烃化合物具有一化学式c
xhyfz
，其中x具有介于2到4之间的一范围，y具有介于0到10之间的一范围，z具有介于0到10之间的一范围，同时y+z是大于或等于2，或者是小于或等于10。一些例子是包括完全氟化的烃(hydrocarbons)，例如c3f8或c4f8，其是可用于沉积一氟化碳膜。此外，烃化合物可包含氮，或是以一含氮气体进行沉积，该含氮气体是例如氨。
118.在一些实施例中，烃化合物与烃化合物的氟化衍生物的一组合是可一起使用来沉积碳膜。在一些实施例中，烃化合物以及其氟化衍生物可用于沉积碳膜，而烃化合物包括烷烃(alkanes)、烯烃(alkenes)、炔烃(alkynes)、环状化合物(cyclic compounds)以及芳香烃(aromatic compounds)，其是具有五个或五个以上的碳，例如正戊烷(pentane)、苯(benzene)以及甲苯(toluene)。
119.在一些实施例中，碳膜是通过维持在一基底温度以从处理气体混合物所沉积，而该基底气体是介于大约100℃到大约700℃之间；尤其是，介于大约350℃到550℃之间。在一些实施例中，碳膜是通过维持在一腔室压力以从处理气体混合物所沉积，而该腔室压力是介于大约1torr到大约20torr之间。碳膜可以一流量分别通过引入烃气体(hydrocarbon gas)和任何惰性或反应性气体而从处理气体混合物进行沉积，而该流量是介于大约50sccm到大约2000sccm之间。在一些实施例中，碳膜是可以等离子体为辅助进行沉积，而等离子体是通过施加一rf功率所产生，该rf功率是介于大约0.03w/cm2到大约20w/cm2之间，或是介于10w到大约6000w，举例来说，是介于大约0.3w/cm2到大约3w/cm2之间，或是介于100w到大约1000w。
120.在一些实施例中，可提供双频率系统，以沉积碳膜。混合rf功率的一双频率源提供一高频功率以及一低频功率。该高频功率可介于大约10mhz到大约30mhz之间的一范围中，举例来说，大约为13.56mhz。该低频功率可介于大约100khz到大约500khz之间的一范围中，举例来说，是大约为350khz。
121.在一些实施例中，处理气体混合物还可包括一非活性气体(inert gas)，例如氩。然而，一可使用其他非活性气体，例如氮或其他惰性气体，惰性气体是例如氦。可使用所述
非活化气体以控制碳膜的密度以及沉积率。此外，可以将多种不同气体添加到处理气体混合物中以改变碳膜的特性。所述气体是可为反应气体，例如氢、氨、氢与氮的混合物或其组合。可使用氢或氨的添加以控制碳膜的氢的比率，进而控制层特性，例如蚀刻选择性、化学机械研磨阻力特性以及反射率(reflectivity)。在一些实施例中，可添加所述反应气体与所述非活化气体的一混合物到处理气体混合物，以沉积碳膜。
122.碳膜可包含碳与氢原子，其是可为一可调整的碳：氢比率，是介于大约10％的氢到大约60％的氢之间。控制碳膜的氢比例是可以调节相对应的蚀刻选择性和化学机械研磨阻力特性。当氢含量降低时，碳膜的蚀刻阻力以及选择性是增加。当执行蚀刻制程以将所欲的图案转移到下层上时，碳膜移除率的降低可以使碳膜适合作为一遮罩层。
123.请参考图2，在一些实施例中，举例来说，第二硬遮罩层301可包含下列材料：氧化硅、氮化硅、氮氧化硅、氧化氮化硅或其组合。第二硬遮罩层301可通过多个沉积制程所形成，例如化学气相沉积、等离子体加强化学气相沉积、低压化学气相沉积或类似物。
124.或者是，在一些实施例中，举例来说，第二硬遮罩层301可包含下列材料：氮化硼、氮化硅硼、氮化磷硼或氮化硼碳硅。第二硬遮罩层301可通过类似于第一硬遮罩层201的一成膜制程以及一处理制程所形成。
125.在一些实施例中，举例来说，所述第二硬遮罩层301可包含碳膜。所述第二硬遮罩层301可由类似于第一硬遮罩层201的使用一处理气体混合物的制程所形成。
126.所述第二硬遮罩层301以及第一遮罩层201可包含不同材料；尤其是，在接下来的制程期间，所述第二硬遮罩层301以及第一遮罩层201可以由彼此具有蚀刻选择性的材料所形成。
127.请参考图2，在剖视图中，每一第二硬遮罩层301具有一矩形剖面轮廓。为了便于描述，仅描述一个第二硬遮罩层301。第二硬遮罩层301可包括两侧，即一第一侧fs以及一第二侧ss。第一侧fs与第二侧ss是彼此相对设置。第一侧fs与第二侧ss是垂直于第一硬遮罩层201的上表面201ts。
128.请参考图2，相邻对的第二硬遮罩层301之间的各间隔可视为多个硬遮罩开口601。在一些实施例中，第二硬遮罩层301的宽度w1对相邻对的第二硬遮罩层301之间的水平距离d1的比率，可介于大约1∶3到大约2∶3之间。在一些实施例中，第二硬遮罩层301的宽度w1对相邻对的第二硬遮罩层301之间的水平距离d1的比率，可大约1∶2。应当理解，相邻对的第二硬遮罩层301之间的水平距离d1可相同于硬遮罩开口601的宽度w2，或是相同于其中一第二硬遮罩层301的第一侧fs与相邻的其中一第二硬遮罩层301的第二侧ss之间的水平距离。在一些实施例中，所述第二硬遮罩层301的宽度w1对硬遮罩开口601的高度h1(例如所述第二硬遮罩层301的高度)的一比率，可介于大约3∶1到大约1∶12之间、介于大约1∶1到大约1∶12之间、介于大约1∶1到大约1∶8，或是介于大约1∶2到大约1∶6之间。
129.参考图1及图3，在步骤s13，一第一倾斜蚀刻制程501可执行在第一硬遮罩层201上，以形成多个第一开口401，所述第一开口401是在沿着第一硬遮罩层201设置。
130.请参考图3，第一倾斜蚀刻制程501可使用所述第二硬遮罩层301当成图案引导件(pattern guides)，以移除第一硬遮罩层201的一些部分，并同时形成所述第一开口401，所述第一开口401是在沿着第一硬遮罩201并邻近所述第二硬遮罩层301的各第一侧fs处。在一些实施例中，第一倾斜蚀刻制程501的入射角α可通过硬遮罩开口601的宽度w2与硬遮罩
开口601的高度h1所界定。在一些实施例中，第一倾斜蚀刻制程501的入射角α可介于大约10度到大约80度之间。在一些实施例中，第一倾斜蚀刻制程501的入射角α可介于大约20度到大约60度之间。在一些实施例中，第一倾斜蚀刻制程501的入射角α可介于大约20度到大约40度之间。
131.在一些实施例中，第一倾斜蚀刻制程501可为一非等向性蚀刻制程，例如一反应性离子蚀刻制程(reactive ion etching process)。反应性离子蚀刻制程可包括多个蚀刻剂气体(etchant gases)以及多个钝化气体(passivation gases)，这可能会抑制等向性效应(isotropic effect)，以限制材料在水平方向上的移除。所述蚀刻剂气体可包括氯气(chlorine gas)以及三氯化硼(boron trichloride)。所述钝化气体可包括氟仿(fluoroform)或其他适合的卤烃(halocarbons)。在一些实施例中，包含碳膜的所述第二硬遮罩层301可以作为反应性离子蚀刻制程的所述钝化气体的一卤烃源。
132.在一些实施例中，第一倾斜蚀刻制程501的第一硬遮罩层201的蚀刻率，可快于第一倾斜蚀刻制程501的所述第二硬遮罩层301的蚀刻率。举例来说，在第一倾斜蚀刻制程501期间，第一硬遮罩层201对所述第二硬遮罩层301的蚀刻率比率，是可介于大约100∶1到大约1.05∶1之间、介于大约100∶1到大约10∶1之间、介于大约50∶1到大约10∶1之间、介于大约30∶1到大约10∶1之间、介于大约20∶1到大约10∶1之间，或是介于大约15∶1到大约10∶1之间。在一些实施例中，在第一倾斜蚀刻制程501期间，第一硬遮罩层201对基底101的一蚀刻率比率，可介于大约100∶1到大约1.05∶1之间、介于大约100∶1到大约10∶1之间、介于大约50∶1到大约10∶1之间、介于大约30∶1到大约10∶1之间、介于大约20∶1到大约10∶1之间，或是介于大约15∶1到大约10∶1之间。
133.在一些实施例中，所述第一开口401的宽度w3对所述第二硬遮罩层301的宽度w1的一比率，可介于大约1∶3到大约2∶3之间。在一些实施例中，所述第一开口401的宽度w3对所述第二硬遮罩层301的宽度w1的一比率，可为大约1∶2。在一些实施例中，所述第一开口401的宽度w3对硬遮开口601的宽度w2的一比率，可介于大约1∶5到大约2∶5之间。在一些实施例中，所述第一开口401的宽度w3对硬遮开口601的宽度w2的一比率，可为大约1∶4。
134.请参考图1及图4，在步骤s15，一第二倾斜蚀刻制程503可执行在第一硬遮罩层201上，以形成多个第二开口403，所述第二开口403是沿着第一硬遮罩层201设置。
135.请参考图4，第二倾斜蚀刻制程503可使用所述第二硬遮罩层301当成多个图案引导件，以移除第一硬遮罩层201的一些部分，并同时形成所述第二开口403，而开等第二开口403是在沿着第一硬遮罩层201并邻近所述第二硬遮罩层301的各第二侧ss处。
136.在一些实施例中，第二倾斜蚀刻制程503的入射角β可由硬遮罩开口601的宽度w2与硬遮罩开口601的高度所界定。在一些实施例中，第二倾斜蚀刻制程的入射角β可具有与第一倾斜蚀刻制程的入射角α相同的数值，但是第二倾斜蚀刻制程503的入射方向可与第一倾斜蚀刻制程501的入射方向为相反。换言之，第二倾斜蚀刻制程的入射角β与第一倾斜蚀刻制程的入射角α为相反。在此情况下，所述第二开口403的宽度w4可等于所述第一开口401的宽度w3。所述第一开口401的宽度w3(或是所述第二开口403的宽度w4)对其中一第一开口401与相邻的其中一第二开口403之间的一水平距离d2的一比率，可介于大约1∶3到大约2∶3，或是可为1∶2。
137.在一些实施例中，第二倾斜蚀刻制程503可为一非等向性蚀刻制程，例如一反应性
离子蚀刻制程。第二倾斜蚀刻制程503的多个制程参数可相同于第一倾斜蚀刻制程501，但仅入射角的不同。在一些实施例中，第二倾斜蚀刻制程503的入射角β可介于大约-10度到大约-80度之间。在一些实施例中，第二倾斜蚀刻制程503的入射角β可介于大约-20度到大约-60度之间。在一些实施例中，第二倾斜蚀刻制程503的入射角β可介于大约-20度到大约-40度之间。
138.在一些实施例中，所述二开口403的宽度w4对第二硬遮罩层301的宽度w1的一比率，可介于大约1∶3到大约2∶3之间。在一些实施例中，所述二开口403的宽度w4对第二硬遮罩层301的宽度w1的一比率，可大约为1∶2。在一些实施例中，所述二开口403的宽度w4对硬遮罩开口601的宽度w2的一比率，可介于大约1∶5到大约2∶5之间。在一些实施例中，所述二开口403的宽度w4对硬遮罩开口601的宽度w2的一比率，可大约为1∶4。
139.在一些实施例中，在第二倾斜蚀刻制程503之间，第一硬遮罩层201对第二硬遮罩层301的一蚀刻率比率，可介于大约100∶1到大约1.05∶1之间、介于大约100∶1到大约10∶1之间、介于大约50∶1到大约10∶1之间、介于大约30∶1到大约10∶1之间、介于大约20∶1到大约10∶1之间，或是介于大约15∶1到大约10∶1之间。在一些实施例中，在第二倾斜蚀刻制程503之间，第一硬遮罩层201对基底101的一蚀刻率比率可介于大约100∶1到大约1.05∶1之间、介于大约100∶1到大约10∶1之间、介于大约50∶1到大约10∶1之间、介于大约30∶1到大约10∶1之间、介于大约20∶1到大约10∶1之间，或是介于大约15∶1到大约10∶1之间。
140.请参考图4，在第一倾斜蚀刻制程501与第二倾斜蚀刻制程503之后，通过所述第一开口401与所述第二开口403，第一硬遮罩层201可图案化成为一图案化第一硬遮罩层201’。
141.请参考图1及图5，在步骤s17，可移除所述第二硬遮罩层301。
142.请参考图5，可执行一硬遮罩蚀刻制程，以移除所述第二硬遮罩层301。在一些实施例中，在硬遮罩蚀刻制程之间，所述第二硬遮罩层301对图案化第一硬遮罩层201’的一蚀刻率比率可介于大约100∶1到大约1.05∶1之间、介于大约100∶1到大约10∶1之间、介于大约50∶1到大约10∶1之间、介于大约30∶1到大约10∶1之间、介于大约20∶1到大约10∶1之间，或是介于大约15∶1到大约10∶1之间。在一些实施例中，在硬遮罩蚀刻制程之间，所述第二硬遮罩层301对基底101的一蚀刻率比率可介于大约100∶1到大约1.05∶1之间、介于大约100∶1到大约10∶1之间、介于大约50∶1到大约10∶1之间、介于大约30∶1到大约10∶1之间、介于大约20∶1到大约10∶1之间，或是介于大约15∶1到大约10∶1之间。在一些实施例中，硬遮罩蚀刻制程可为一等向性蚀刻制程或一非等向性蚀刻制程。
143.请参考图1及图6，在步骤s19，基底101可使用图案化第一硬遮罩层201’当作一遮罩进行图案化。
144.请参考图6，可执行一目标层蚀刻制程，以移除基底101的一些部分。在目标层蚀刻制程之后，基底101可转变成一图案化第一基底101’。在一些实施例中，在目标层蚀刻制程期间，基底101对图案化第一硬遮罩层201’的一蚀刻率比率，可介于大约100∶1到大约1.05∶1之间、介于大约100∶1到大约10∶1之间、介于大约50∶1到大约10∶1之间、介于大约30∶1到大约10∶1之间、介于大约20∶1到大约10∶1之间，或是介于大约15∶1到大约10∶1之间。图案化第一基底101’的多个突出部(protrusion portions)可以用作半导体元件1a的多个鳍片结构(fin structures)。在图案化第一基底101’形成之后，可移除图案化第一硬遮罩层201’。
145.采用使用第二硬遮罩层301作为图案引导件的第一倾斜蚀刻制程501和第二倾斜
蚀刻制程503，可以在第一硬遮罩层201上形成所述第一开口401和所述第二开口403而无需额外的微影制程。因此，可降低半导体元件1a的制造复杂度。此外，所述较窄的第一开口401以及所述较窄的第二开口403可使用具有所述较宽的硬遮罩开口601的所述第二硬遮罩层301所形成。意即，可以减轻形成所述较窄的第一开口401以及所述较窄的第二开口403的微影制程的要求。因此，可改善半导体元件1a的良率。
146.图7到图11例示本公开另一实施例的一半导体元件1b的制备方法的一流程的剖视示意图。请参考图7，是显示具有一架构的一中间半导体元件，该架构是类似于如图2所例示的中间半导体元件的架构，并通过类似于如图2所例示的中间半导体元件的制程所形成。在图7中与图2中相同或类似的元件是已用类似的元件编号进行标记，且重复的描述已被省略。
147.请参考图7，在一些实施例中，一蚀刻终止层103可形成在基底101上，以及第一硬遮罩层201可形成在蚀刻终止层103上。举例来说，蚀刻终止层103可包含下列材料：掺碳的氧化物(carbon-doped oxide)、并入碳的氧化硅(carbon incorporated silicon oxide)或掺氮的碳化硅(nitrogen-doped silicon carbide)。
148.请参考图8，可执行类似于如图3所例示的一制程。在一些实施例中，在第一倾斜蚀刻制程501期间，第一硬遮罩层201对蚀刻终止层103的一蚀刻率比率，可介于大约100∶1到大约10∶1之间或是介于大约15∶1到大约10∶1之间。在第一倾斜蚀刻制程501期间，蚀刻终止层103可提供给下层基底101额外的保护。
149.请参考图9，可执行类似于如图4所例示的一制程。在一些实施例中，在第二倾斜蚀刻制程503期间，第一硬遮罩层201对蚀刻终止层103的一蚀刻率比率，可介于大约100∶1到大约10∶1之间或是介于大约15∶1到大约10∶1之间。在第二倾斜蚀刻制程503期间，蚀刻终止层103可提供给下层基底101额外的保护。
150.请参考图10，可执行类似于如图5所例示的一制程。在一些实施例中，在硬遮罩蚀刻制程期间，第二硬遮罩层301对蚀刻终止层103的一蚀刻率比率，可介于大约100∶1到大约10∶1之间或是介于大约15∶1到大约10∶1之间。在硬遮罩蚀刻制程期间，蚀刻终止层103可提供给下层基底101额外的保护。
151.请参考图11，可执行类似于如图6所例示的一制程。在一些实施例中，在目标层蚀刻制程期间，蚀刻终止层103对图案化第一硬遮罩层201’的一蚀刻率比率，可介于大约100∶1到大约10∶1之间或是介于大约15∶1到大约10∶1之间。
152.图12到图16例示本公开另一实施例的一半导体元件1c的制备方法的一流程的剖视示意图。请参考图12，是显示具有一架构的一中间半导体元件，该架构是类似于如图2所例示的中间半导体元件的架构，并通过类似于如图2所例示的中间半导体元件的制程所形成。在图12中与图2中相同或类似的元件是已用类似的元件编号进行标记，且重复的描述已被省略。
153.请参考图12，可提供一处置基底(handle substrate)105。一隔离层107可形成在处置基底105上。一最上面半导体层109可形成在隔离层107上。处置基底105、隔离层107以及最上面半导体层109是一起形成一绝缘体上覆半导体结构。处置基底105与最上面半导体层109可包含与如图2所例示的基底101相同的一材料。隔离层可为一晶体(crystalline)或非晶体(non-crystalline)介电材料，例如一氧化物及/或氮化物。隔离层可具有一厚度，介
于大约10nm到大约200nm。第一硬遮罩层201可形成在最上面半导体层109上。所述第二硬遮罩层301可形成在第一硬遮罩层201上。
154.请参考图13，可执行类似于如图3所例示的一制程。在一些实施例中，在第一倾斜蚀刻制程501期间，第一硬遮罩层201对最上面半导体层109的一蚀刻率比率，可介于大约100∶1到大约10∶1之间或介于大约15∶1到大约10∶1之间。
155.请参考图14，可执行类似于如图4所例示的一制程。在一些实施例中，在第二倾斜蚀刻制程503期间，第一硬遮罩层201对最上面半导体层109的一蚀刻率比率，可介于大约100∶1到大约10∶1之间或介于大约15∶1到大约10∶1之间。
156.请参考图15，可执行类似于如图5所例示的一制程。在一些实施例中，在硬遮罩蚀刻制程期间，所述第二硬遮罩层301对最上面半导体层109的一蚀刻率比率，可介于大约100∶1到大约10∶1之间或介于大约15∶1到大约10∶1之间。
157.请参考图16，可执行类似于如图6所例示的一制程。在一些实施例中，在目标层蚀刻制程期间，最上面半导体层109对图案化第一硬遮罩层201’的一蚀刻率比率，可介于大约100∶1到大约10∶1之间或介于大约15∶1到大约10∶1之间。在一些实施例中，在目标层蚀刻制程期间，最上面半导体层109对隔离层107的一蚀刻率比率，可介于大约100∶1到大约10∶1之间或介于大约15∶1到大约10∶1之间。在目标层蚀刻制程之后，最上面半导体层109可被图案化成为一图案化最上面半导体层109’，并可当成半导体元件1c的多个鳍片结构。
158.图17到图21例示本公开另一实施例的一半导体元件1d的制备方法的一流程的剖视示意图。
159.请参考图17，是显示具有一架构的一中间半导体元件，该架构是类似于如图2所例示的中间半导体元件的架构，并通过类似于如图2所例示的中间半导体元件的制程所形成。在图17中与图2中相同或类似的元件是已用类似的元件编号进行标记，且重复的描述已被省略。
160.请参考图17，一导电层111可形成在基底101上，以及第一硬遮罩层201可形成在导电层111上。基底101可包括设置在块状半导体基底上的多个介电质、多个隔离层或是多个导电特征。举例来说，所述介电质或所述隔离层可包含下列材料：氧化硅、氮化硅、氮氧化硅、氧化氮化硅、硼磷硅酸盐玻璃(borophosphosilicate glass)、未掺杂硅玻璃(undoped silicate glass)、氟硅玻璃(fluorinated silicate glass)、低介电常数(low-k)介电材料、类似物或其组合。每一介电质或每一隔离层可具有一厚度，是介于大约0.5μm到大约3.0μm之间。所述低介电常数介电材料可具有一介电常数，是小于3.0，或甚至小于2.5。所述导电特征可为导电线、导电穿孔、导电接触点或类似物。举例来说，导电层111可包含下列材料：铜、铝、钛、钨、类似物或其组合。
161.请参考图18，可执行类似于如图3所例示的一制程。在一些实施例中，在第一倾斜蚀刻制程501期间，第一硬遮罩层201对导电层111的一蚀刻率比率，可介于大约100∶1到大约10∶1之间或是介于大约15∶1到大约10∶1之间。
162.请参考图19，可执行类似于如图4所例示的一制程。在一些实施例中，在第二倾斜蚀刻制程503期间，第一硬遮罩层201对导电层111的一蚀刻率比率，可介于大约100∶1到大约10∶1之间或是介于大约15∶1到大约10∶1之间。
163.请参考图20，可执行类似于如图3所例示的一制程。在一些实施例中，在硬遮罩蚀
刻制程期间，所述第二硬遮罩层301对导电层111的一蚀刻率比率，可介于大约100∶1到大约10∶1之间或是介于大约15∶1到大约10∶1之间。
164.请参考图21，可执行类似于如图6所例示的一制程。在一些实施例中，在目标层蚀刻制程期间，导电层111对图案化第一硬遮罩层201’的一蚀刻率比率，可介于大约100∶1到大约10∶1之间或是介于大约15∶1到大约10∶1之间。在目标层蚀刻制程之后，导电层111可图案化成为一图案化导电层111’，并可当成半导体元件1d的多个导电线。
165.图22到图26例示本公开另一实施例的一半导体元件1e的制备方法的一流程的剖视示意图。
166.请参考图22，是显示具有一架构的一中间半导体元件，该架构是类似于如图2所例示的中间半导体元件的架构，并通过类似于如图2所例示的中间半导体元件的制程所形成。在图22中与图2中相同或类似的元件是已用类似的元件编号进行标记，且重复的描述已被省略。
167.请参考图22，一介电层113可形成在基底101上，以及第一硬遮罩层201可形成在介电层113上。举例来说，介电层113可包含下列材料：氧化硅、氮化硅、氮氧化硅、氧化氮化硅、硼磷硅酸盐玻璃(borophosphosilicate glass)、未掺杂硅玻璃(undoped silicate glass)、氟硅玻璃(fluorinated silicate glass)、低介电常数(low-k)介电材料、类似物或其组合。
168.请参考图23，可执行类似于如图3所例示的一制程。在一些实施例中，在第一倾斜蚀刻制程501期间，第一硬遮罩层201对介电层113的一蚀刻率比率，可介于大约100∶1到大约10∶1之间或是介于大约15∶1到大约10∶1之间。
169.请参考图24，可执行类似于如图4所例示的一制程。在一些实施例中，在第二倾斜蚀刻制程503期间，第一硬遮罩层201对介电层113的一蚀刻率比率，可介于大约100∶1到大约10∶1之间或是介于大约15∶1到大约10∶1之间。
170.请参考图25，可执行类似于如图5所例示的一制程。在一些实施例中，在硬遮罩蚀刻制程期间，所述第二硬遮罩层301对介电层113的一蚀刻率比率，可介于大约100∶1到大约10∶1之间或是介于大约15∶1到大约10∶1之间。
171.请参考图26，可执行类似于如图6所例示的一制程。在一些实施例中，在目标层蚀刻制程期间，介电层113对图案化第一硬遮罩层201’的一蚀刻率比率，可介于大约100∶1到大约10∶1之间或是介于大约15∶1到大约10∶1之间。在目标层蚀刻制程之后，介电层113可图案化成为一图案化介电层113’。一导电材料可沉积在图案化介电层113’上，以及接下来可执行一平坦化制程，例如化学机械研磨，以形成半导体元件1e的多个导电特征在图案化介电层113’中。
172.图27及图28例示本公开另一实施例的一半导体元件1f的制备方法的一流程的剖视示意图。
173.请参考图27，可提供并执行类似于如图3所例示的一中间半导体结构以及一制程。请参考图28，所述第二硬遮罩层301可以类似于如图5所例示的一程序进行移除，以及基底101可使用具有所述第一开口401的第一硬遮罩层201当作一遮罩并采用类似于如图6所例示的一程序进行图案化。在目标层蚀刻制程之后，基底101可转变成图案化第一基底101’。应当理解，在实施例中，仅执行第一倾斜蚀刻制程501。
174.图29到图31例示本公开另一实施例的一半导体元件1g的制备方法的一流程的剖视示意图。
175.请参考图29，可提供并执行类似于如图3所例示的一中间半导体结构以及一制程。请参考图30，可通过转动基底101，以对该中间半导体执行一180度旋转。
176.请参考图31，一第三倾斜蚀刻制程505可执行在第一硬遮罩层201上，以形成多个第三开口405，所述第三开口405是在沿着第一硬遮罩层201并邻近所述第二硬遮罩层301的各第二侧处。第三倾斜蚀刻制程505可具有与第一倾斜蚀刻制程501相同的参数。举例来说，第三倾斜蚀刻制程505的入射角γ可相同于第一倾斜蚀刻制程501的入射角α。所述第三开口405的尺寸(dimension)可相同于所述第一开口501的尺寸。第一硬遮罩层201可通过所述第一开口401与所述第二开口405进行图案化。
177.通过旋转中间半导体元件，执行第一倾斜蚀刻制程501的设备的设定可继续使用，以执行第三倾斜蚀刻制程505。可以减少改变设备的设定(例如入射角)的偏差。因此，可改善半导体元件1g的品质。
178.图32例示本公开另一实施例的一中间半导体元件的顶视示意图。图33例示本公开另一实施例的一半导体元件1h的制备方法的一部分流程沿图32的剖线a-a’的剖视示意图。图34例示本公开另一实施例的该半导体元件1h的制备方法的一部分流程的剖视示意图。
179.请参考图33及图34，所述第二硬遮罩层301之间的空间(space)可视为一第一接触开口407。在顶视图中，第一接触开口407可具有一圆形形状。第一倾斜蚀刻制程501可使用所述第二硬遮罩层301当成图案引导件所执行，以移除第一硬遮罩层201的一部份，进而在其中形成一中间接触开口409。当执行第一倾斜蚀刻制程501时，可通过转动基底101，以对中间半导体元件执行一360度旋转。
180.请参考图33，第一硬遮罩层201的其他部分亦可经由第一倾斜蚀刻制程501与通过转动进行移除。中间接触开口409可扩展成一第二接触开口411。一导电材料可充填在第二接触开口411中，以形成半导体元件1h的一导电接触(conductive contact)，而导电材料例是如钨、钴、锆、钽、钛、铝、钌、铜、金属碳化物(例如碳化钽、碳化钛、碳化碳镁(magnesium))、金属碳化物(例如氮化钛)、过渡金属铝化物(transition metal aluminides)或其组合。
181.本公开的一实施例提供一种半导体元件的制备方法，包括提供一目标层；形成一第一硬遮罩层在该目标层上；形成多个第二硬遮罩层在该第一硬遮罩层上；执行一第一倾斜蚀刻制程在该第一硬遮罩层上，以形成多个第一开口在沿该第一硬遮罩层并邻近所述第二硬遮罩层的各第一侧处；以及执行一第二倾斜蚀刻制程在该第一硬遮罩层上，以形成多个第二开口在沿该第一硬遮罩层并邻近所述第二硬遮罩层的各第二侧处。该第一倾斜蚀刻制程与该第二倾斜蚀刻制程使用所述第二硬遮罩层当作图案引导件，且该第一硬遮罩层通过所述第一开口与所述第二开口而转变成一图案化第一硬遮罩层。
182.本公开的另一实施例提供一种半导体元件的制备方法。该制备方法包括：提供一目标层；形成一第一硬遮罩层在该目标层上；形成多个第二硬遮罩层在该第一硬遮罩层上；执行一第一倾斜蚀刻制程在该第一硬遮罩层上，以形成多个第一开口在沿该第一硬遮罩层并邻近所述第二硬遮罩层的各第一侧处；执行一180度旋转至该目标层；以及执行一第三倾斜蚀刻制程在该第一硬遮罩层上，以形成多个第三开口在沿该第一硬遮罩层并邻近所述第
二硬遮罩层的各第二侧处。该第一倾斜蚀刻制程的一入射角是等于该第三倾斜蚀刻制程的一入射角。
183.本公开的另一实施例提供一种半导体元件的制备方法。该制备方法包括：提供一目标层；形成一第一硬遮罩层在该目标层上；形成多个第二硬遮罩层在该第一硬遮罩层上；以及执行一第一倾斜蚀刻制程在该第一硬遮罩层上，以形成多个第一开口在沿该第一硬遮罩层并邻近所述第二硬遮罩层的各第一侧处。该第一倾斜蚀刻制程使用所述第二硬遮罩层当作图案引导件。
184.本公开通过使用第一倾斜蚀刻制程501和第二倾斜蚀刻制程503，无需额外的微影制程，即可在第一硬遮罩层201上形成所述第一开口401与所述第二开口403。因此，可降低半导体元件1a的制造复杂度。此外，所述较窄的第一开口401以及所述较窄的第二开口403是使用具有多个较宽的硬遮罩开口601的所述第二硬遮罩层301所形成。意即，可以减轻形成所述较窄的第一开口401以及所述较窄的第二开口403的微影制程的要求。因此，可改善半导体元件1a的良率。
185.虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的精神与范围。例如，可用不同的方法实施上述的许多制程，并且以其他制程或其组合替代上述的许多制程。
186.再者，本技术案的范围并不受限于说明书中所述的制程、机械、制造、物质组成物、手段、方法与步骤的特定实施例。该技艺的技术人士可自本公开的揭示内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质上相同结果的现存或是未来发展的制程、机械、制造、物质组成物、手段、方法、或步骤。据此，此等制程、机械、制造、物质组成物、手段、方法、或步骤是包含于本技术案的权利要求内。

技术特征：
1.一种半导体元件的制备方法，包括：提供一目标层；形成一第一硬遮罩层在该目标层上；形成多个第二硬遮罩层在该第一硬遮罩层上；执行一第一倾斜蚀刻制程在该第一硬遮罩层上，以形成多个第一开口在沿该第一硬遮罩层并邻近所述第二硬遮罩层的各第一侧处；以及执行一第二倾斜蚀刻制程在该第一硬遮罩层上，以形成多个第二开口在沿该第一硬遮罩层并邻近所述第二硬遮罩层的各第二侧处；其中，该第一倾斜蚀刻制程与该第二倾斜蚀刻制程使用所述第二硬遮罩层当作图案引导件，且该第一硬遮罩层通过所述第一开口与所述第二开口而转变成一图案化第一硬遮罩层。2.如权利要求1所述的半导体元件的制备方法，其中所述第二硬遮罩层的一宽度对在相邻对的第二硬遮罩层之间的一水平距离的一比率，是大约为1∶2。3.如权利要求2所述的半导体元件的制备方法，其中该第一倾斜蚀刻制程的一入射角是介于大约10度到大约80度之间。4.如权利要求3所述的半导体元件的制备方法，其中该第二倾斜蚀刻制程的一入射角与该第一倾斜蚀刻制程的该入射角是相反，以及所述第一开口的一宽度等于所述第二开口的一宽度。5.如权利要求4所述的半导体元件的制备方法，其中所述第一开口的该宽度对在其中一第一开口与相邻的其中一第二开口之间的一水平距离的一比率，是大约为1∶2。6.如权利要求5所述的半导体元件的制备方法，还包括一步骤：移除所述第二硬遮罩。7.如权利要求6所述的半导体元件的制备方法，还包括一步骤：使用该图案化第一硬遮罩层当作一遮罩，以图案化该目标层。8.如权利要求7所述的半导体元件的制备方法，其中该目标层包含半导体材料。9.如权利要求7所述的半导体元件的制备方法，其中该目标层形成在一隔离层上，并包含半导体材料。10.如权利要求7所述的半导体元件的制备方法，其中该目标层包含导电材料。11.如权利要求7所述的半导体元件的制备方法，其中该目标层包含绝缘/隔离材料。12.如权利要求7所述的半导体元件的制备方法，还包括一步骤：形成该目标层在一蚀刻终止层上。13.如权利要求12所述的半导体元件的制备方法，其中该蚀刻终止层包含下列材料：掺碳的氧化物、并入碳的氧化硅或掺氮的碳化硅。14.如权利要求7所述的半导体元件的制备方法，其中该第一硬遮罩层包含下列材料：氧化硅、氮化硅、氮氧化硅、氧化氮化硅、氮化硼、氮化硅硼、氮化磷硼、氮化硼碳硅或一碳膜。15.如权利要求7所述的半导体元件的制备方法，其中所述第二硬遮罩层包含下列材料：氧化硅、氮化硅、氮氧化硅、氧化氮化硅、氮化硼、氮化硅硼、氮化磷硼、氮化硼碳硅或一碳膜。16.如权利要求7所述的半导体元件的制备方法，其中对于该第一倾斜蚀刻制程，所述
第二硬遮罩层对该第一硬遮罩层的一蚀刻率，是介于大约1∶10到大约1∶100之间。17.如权利要求2所述的半导体元件的制备方法，其中所述第二硬遮罩层的该宽度对所述第二硬遮罩层的一高度的一比率，是介于大约1∶1到大约1∶12之间。18.一种半导体元件的制备方法，包括：提供一目标层；形成一第一硬遮罩层在该目标层上；形成多个第二硬遮罩层在该第一硬遮罩层上；执行一第一倾斜蚀刻制程在该第一硬遮罩层上，以形成多个第一开口在沿该第一硬遮罩层并邻近所述第二硬遮罩层的各第一侧处；执行一180度旋转至该目标层；以及执行一第三倾斜蚀刻制程在该第一硬遮罩层上，以形成多个第三开口在沿该第一硬遮罩层并邻近所述第二硬遮罩层的各第二侧处；其中，该第一倾斜蚀刻制程的一入射角是等于该第三倾斜蚀刻制程的一入射角。19.如权利要求18所述的半导体元件的制备方法，其中该第一倾斜蚀刻制程的该入射角是介于大约10度到大约80度之间。20.一种半导体元件的制备方法，包括：提供一目标层；形成一第一硬遮罩层在该目标层上；形成多个第二硬遮罩层在该第一硬遮罩层上；以及执行一第一倾斜蚀刻制程在该第一硬遮罩层上，以形成多个第一开口在沿该第一硬遮罩层并邻近所述第二硬遮罩层的各第一侧处；其中，该第一倾斜蚀刻制程使用所述第二硬遮罩层当作图案引导件。

技术总结
本公开提供一种半导体元件的制备方法。该半导体元件的制备方法包括提供一目标层；形成一第一硬遮罩层在该目标层上；形成多个第二硬遮罩层在该第一硬遮罩层上；执行一第一倾斜蚀刻制程在该第一硬遮罩层上，以形成多个第一开口在沿着该第一硬遮罩并邻近所述第二硬遮罩层的各第一侧处；以及执行一第二倾斜蚀刻制程在该第一硬遮罩层上，以形成多个第二开口在沿着该第一硬遮罩层并邻近所述第二硬遮罩层的各第二侧处。该第一倾斜蚀刻制程与该第二倾斜蚀刻制程使用所述第二硬遮罩层当作图案引导件，且该第一硬遮罩层通过所述第一开口与所述第二开口而转变成一图案化第一硬遮罩层。第二开口而转变成一图案化第一硬遮罩层。第二开口而转变成一图案化第一硬遮罩层。


技术研发人员：叶焕勇
受保护的技术使用者：南亚科技股份有限公司
技术研发日：2021.08.02
技术公布日：2022/3/8