一种数据验证方法及其装置与流程

1.本技术涉及一种传输数据验证技术，尤其涉及一种数据验证方法。本技术还涉及一种数据验证装置。


背景技术：

2.rs485是uart(通用异步收发传输器)的一个电气标准，其定义了使用差分信号进行点对点、点对多的数据通信，且方式为半双工，其目的是增加了噪声抗干扰度，减少噪声辐射；增加了传输距离；提高了通讯速度；扩大了总线中设备数量；允许了总线上各设备存在着电位差异。
3.随着技术的发展，工业领域、现场通讯领域rs485总线已经无法满足整个系统高可靠性的发展要求，新型现场总线在某些领域已经完全替代了rs485总线，如can总线等现场总线。而在很多工业控制与现场通讯场合，rs485因为其成本低、总线设备数量多、协议简单等特点，依然占据了很大的市场，但在这些应用场合，与其他现场总线相比，rs485无法保证数据传递过程中数据的一致性，接收端不知道所接收的数据是否与发送端发出的数据一致，导致传输的数据无法验证是否错误。


技术实现要素：

4.为了解决当前技术方案数据无法验证的问题，本技术提出一种数据验证方法。本技术还提供一种数据验证装置。
5.本技术提供一种数据验证方法，其特征在于，包括：
6.截获总线传输的数据；
7.将所述数据转化为并行数据，并按照先入先出原则缓存所述并行数据到总线串口控制器；
8.所述总线串口控制器将rs485总线发送端发送的所述并行数据和接收端接收的所述并行数据进行对比，若所述对比结果为数据不一致，则发出错误提示，并请求rs485总线发送端重新发送所述数据。
9.可选的，所述接收和发送数据是通过rs485收发器进行的。
10.可选的，所述rs485的总线串口控制器采用fpga实现。
11.可选的，所述rs485总线通讯的发送端和接收端是相邻的数据收发节点。
12.可选的，所述并行数据是一帧一帧传输的。
13.本技术还提供一种数据验证装置，包括：
14.截获模块，用于截获总线传输的数据；
15.缓存模块，用于将所述数据转化为并行数据，并按照先入先出原则缓存所述并行数据到总线串口控制器；
16.对比模块，用于所述总线串口控制器将rs485总线发送端发送的所述并行数据和接收端接收的所述并行数据进行对比，若所述对比结果为数据不一致，则发出错误提示，并
请求rs485总线发送端重新发送所述数据。
17.可选的，所述接收和发送数据是通过rs485收发器进行的。
18.可选的，所述rs485的总线串口控制器采用fpga实现。
19.可选的，所述rs485总线通讯的发送端和接收端是相邻的数据收发节点。
20.可选的，所述并行数据是一帧一帧传输的。
21.本技术相较于现有技术的区别是：
22.本技术提供一种数据验证方法，包括：截获总线传输的数据；将所述数据转化为并行数据，并按照先入先出原则缓存所述并行数据到总线串口控制器；所述总线串口控制器将rs485总线发送端发送的所述并行数据和接收端接收的所述并行数据进行对比，若所述对比结果为数据不一致，则发出错误提示，并请求rs485总线发送端重新发送所述数据。通过验证所述数据再发出端和接收端的区别实现对数据一致性的验证，提高数据传输的安全性。
附图说明
23.图1是本技术中数据验证流程图。
24.图2是本技术中rs485总线通讯与反馈电路连接示意图。
25.图3是本技术中数据验证装置示意图。
具体实施方式
26.以下内容均是为了详细说明本技术要保护的技术方案所提供的具体实施过程的示例，但是本技术还可以采用不同于此的描述的其他方式实施，本领域技术人员可以在本技术构思的指引下，采用不同的技术手段实现本技术，因此本技术不受下面具体实施例的限制。
27.本技术提供一种数据验证方法，包括：截获总线传输的数据；将所述数据转化为并行数据，并按照先入先出原则缓存所述并行数据到总线串口控制器001；所述总线串口控制器001将rs485总线发送端发送的所述并行数据和接收端接收的所述并行数据进行对比，若所述对比结果为数据不一致，则发出错误提示，并请求rs485总线发送端重新发送所述数据。通过验证所述数据再发出端和接收端的区别实现对数据一致性的监测提高数据传输的安全性。
28.图1是本技术中数据验证流程图。
29.请参照图1所示，s101截获总线传输的数据。
30.本技术主要通过在rs485(一种电气特性标准)总线通讯电路基础上结合数据反馈电路003实现rs485总线通讯的同时，并实现数据反馈的电路。
31.在本技术中，电路主要包括以下几部分：总线串口控制器001，用于实现串口协议和数据串并转换；rs485收发器002，用于实现总线物理接口；数据反馈电路003，用于监控rs485总线数据。
32.本技术中，通过rs485收发器002接收和发送数据，所述rs485收发器002 的总线串口控制器001执行所述rs485的数据协议，并进行数据的串并转换。优选的，所述总线串口控制器001是采用fpga实现的。
33.图2是本技术中通讯与反馈电路连接示意图。
34.请参照图2所示，所述总线串口控制器001对外分别引出uart_txd004 用于发送信号，引出uart_rxd005用于接收信号，引出re006用于接收使能信号，引出de007用于发送使能信号，引出uart_check_rxd008用于接收信号。所述uart_txd004、uart_rxd005、re006、de007连接到所述rs485 收发器002上；uart_check_rxd008连接到数据反馈电路003上。
35.本技术中，所述数据反馈电路003采用sp3485收发器，与所述总线串口控制器001中引出来的uart_check_rxd008连接带一起，将所述sp3485收发器配置成接收状态，禁止发送数据。优选的，在rs485收发器002侧rs485总线设置有120欧姆电阻；在收发器侧rs485总线处留有tvs保护管，增加电路的防静电和防浪涌的能力。
36.所述总线串口控制器001依次连接有数据效验接收缓存模块，数据效验接收模块，用于缓存和接收来自rs485收发的数据。与此同时，还连接有数据发送模块和数据接收模块，用于连接总线，以实现数据的收发传输。
37.本技术中，所述截获总线传输的数据包括：所述数据反馈电路003在所述 rs485总线进行数据传输时截获传输的数据。
38.请参照图1所示，s102将所述数据转化为并行数据，并按照先入先出原则缓存所述并行数据到总线串口控制器001。
39.本技术中，所述数据在rs485总线发送端发送时，所述数据通过数据发送模块发送到rs485收发器002连接的总线，通过所述总线上连接的数据反馈电路003一帧一帧的接收所述数据，并转化为并行数据，然后该并行数据被缓存到数据效验缓存模块。
40.所述rs485总线的接收端进行数据接收时，所述总线上连接的数据反馈电路003，将数据一帧一帧的接收并转化为并行数据，然后该并行数据被缓存到数据效验缓存模块。
41.请参照图1所示，s103所述总线串口控制器001将rs485总线发送端发送的所述并行数据和接收端接收的所述并行数据进行对比，若所述对比结果为数据不一致，则发出错误提示，并请求rs485总线发送端重新发送所述数据。
42.具体的，所述总线串口控制器001读取所述数据效验缓存模块中的数据，将所述数据效验缓存模块中发送端的数据和接收端的数据进行对比，得到对比结果，所述对比结果为一致或者不一致。当所述对比结果是一致时，不再进行进一步操作。当所述对比结果是不一致时，将根据所述对比结果中两种数据的差异发出错误报告，并请求发端重新发送数据。
43.本技术还涉及一种数据验证装置，包括：截获模块101，缓存模块105，对比模块103。
44.图3是本技术中数据验证装置示意图。
45.请参照图3所示，截获模块101，用于截获总线传输的数据。
46.本技术所述装置是rs485(一种电气特性标准)总线通讯结合数据反馈电路003实现数据反馈的电路。
47.在本技术中，所述电路主要包括以下几部分：总线串口控制器001，用于实现串口协议和数据串并转换；rs485收发器002，用于实现总线物理接口；数据反馈电路003，配置成接收状态，用于监控rs485总线数据。
48.本技术中，通过rs485收发器002接收和发送数据，所述rs485收发器002 的总线串口控制器001执行所述rs485的数据协议，并进行数据的串并转换。优选的，所述总线串口控
制器001是采用fpga实现的。
49.请参照图2所示，所述总线串口控制器001对外分别引出uart_txd用于发送信号，引出uart_rxd用于接收信号，引出re用于接收使能信号，引出 de用于发送使能信号，引出uart_check_rxd用于接收信号。所述 uart_txd、uart_rxd、re、de连接到所述rs485收发器002上； uart_check_rxd连接到rs485总线数据反馈电路003上。
50.本技术中，所述数据反馈电路003采用sp3485收发器，与所述总线串口控制器001中引出来的uart_check_rxd连接带一起，将所述sp3485收发器配置成接收状态，禁止发送数据。优选的，在rs485收发器002侧rs485总线设置有120欧姆电阻；在收发器侧rs485总线处留有tvs保护管，增加电路的防静电和防浪涌的能力。
51.所述总线串口控制器001依次连接有数据效验接收缓存模块，数据效验接收模块，用于缓存和接收来自rs485收发的数据。与此同时，还连接有数据发送模块和数据接收模块，用于连接总线，以实现数据的收发传输。
52.本技术中，所述截获模块包括：所述数据反馈电路003，所述数据反馈电路 003在所述rs485总线进行数据传输时截获传输的数据。
53.请参照图3所示，缓存模块102，用于将所述数据转化为并行数据，并按照先入先出原则缓存所述并行数据到总线串口控制器001。
54.本技术中，所述缓存模块包括：数据效验缓存模块。
55.所述数据在rs485总线发送端发送时，所述数据通过数据发送模块发送到 rs485连接的总线，通过所述总线上连接的数据反馈电路003一帧一帧的接收所述数据，并转化为并行数据，然后该并行数据被缓存到数据效验缓存模块。
56.所述rs485总线通讯在接收端进行数据接收时，所述数据被数据效验接收模块一帧一帧的接收，并转化为并行数据，然后该并行数据被缓存到数据效验缓存模块。
57.请参照图3所示，对比模块103，用于所述总线串口控制器001将rs485 总线发送端发送的所述并行数据和接收端接收的所述并行数据进行对比，若所述对比结果为数据不一致，则发出错误提示，并请求rs485总线发送端重新发送所述数据。
58.本技术中，所述对比模块包括：总线串口控制器001。
59.具体的，所述总线串口控制器001读取所述数据效验缓存模块中的数据，将所述数据效验缓存模块中发送端的数据和接收端的数据进行对比，得到对比结果，所述对比结果为一致或者不一致。当所述对比结果是一致时，不再进行进一步操作，当所述对比结果是不一致时，将根据所述对比结果中两种数据的差异发出错误报告，并请求发端重新发送数据。

技术特征：
1.一种数据验证方法，其特征在于，包括：截获总线传输的数据；将所述数据转化为并行数据，并按照先入先出原则缓存所述并行数据到总线串口控制器；所述总线串口控制器将rs485总线发送端发送的所述并行数据和接收端接收的所述并行数据进行对比，若所述对比结果为数据不一致，则发出错误提示，并请求rs485总线发送端重新发送所述数据。2.根据权利要求1所述数据验证方法，其特征在于，所述接收和发送数据是通过rs485收发器进行的。3.根据权利要求2所述数据验证方法，其特征在于，所述rs485收发器的总线串口控制器采用fpga实现。4.根据权利要求1所述数据验证方法，其特征在于，所述rs485总线通讯的发送端和接收端是相邻的数据收发节点。5.根据权利要求1所述数据验证方法，其特征在于，所述并行数据是一帧一帧传输的。6.一种数据验证装置，其特征在于，包括：截获模块，用于截获总线传输的数据；缓存模块，用于将所述数据转化为并行数据，并按照先入先出原则缓存所述并行数据到总线串口控制器；对比模块，用于所述总线串口控制器将rs485总线发送端发送的所述并行数据和接收端接收的所述并行数据进行对比，若所述对比结果为数据不一致，则发出错误提示，并请求rs485总线发送端重新发送所述数据。7.根据权利要求6所述数据验证装置，其特征在于，所述接收和发送数据是通过rs485收发器进行的。8.根据权利要求7所述数据验证装置，其特征在于，所述rs485的总线串口控制器采用fpga实现。9.根据权利要求6所述数据验证装置，其特征在于，所述rs485总线通讯的发送端和接收端是相邻的数据收发节点。10.根据权利要求6所述数据验证装置，其特征在于，所述并行数据是一帧一帧传输的。

技术总结
本申请提供一种数据验证方法，包括：截获总线传输的数据；将所述数据转化为并行数据，并按照先入先出原则缓存所述并行数据到总线串口控制器；所述总线串口控制器将RS485总线发送端发送的所述并行数据和接收端接收的所述并行数据进行对比，若所述对比结果为数据不一致，则发出错误提示，并请求RS485总线发送端重新发送所述数据。通过验证所述数据再发出端和接收端的区别实现对数据一致性的验证，提高数据传输的安全性。本申请还提供一种数据验证装置。装置。装置。


技术研发人员：霍炳秀 刘炳坤 刘海玲 高臣
受保护的技术使用者：天津市英贝特航天科技有限公司
技术研发日：2021.11.11
技术公布日：2022/3/8