半导体器件及其制作方法与流程

1.本发明涉及半导体制作技术领域，尤其是涉及一种半导体器件及其制作方法。


背景技术：

2.随着半导体技术的不断发展，半导体器件朝着高功率、高亮度方向发展，以led为例，led自身具备体积小，重量轻，发热量少，耗电量小，寿命长，单色性好，响应速度快，环保，抗震性好等优点，因而被广泛应用于各个领域。随着科学技术的不断进步，人们生活理念的改变，四元系algainp(磷化铝镓铟)黄绿光发光二极管广泛应用于信号指示、交通指示、汽车照明、特种照明等各个领域。四元系algainp材料随着波长的变短，有源层al组分不断升高，al原子与氧或碳原子结合导致材料产生严重的晶格缺陷，发光效率下降；另一方面黄绿光的能带由于al组分的比例提高，能隙由直接能隙逐步转变成间接能隙，内量子效率大幅度下降，致使黄绿光波段led产品光效较低；同时，利用有机金属气相沉积(mocvd)技术生产时，由于载片盘边缘外延沉积效率差，外延片生长后边缘性能差，生产良率低，此类问题在工艺窗口更极限的黄绿光波段体现更为明显。
3.现有技术中，对于高亮度570nmled，在外延生长时，为达到该波长，需采用高al组分的algainp四元量子阱，由于氧元素易于被al吸收而形成深能级缺陷，影响内量子效率，为减弱这个影响，通常采用延长预烘烤时间的方法，减少反应室中的氧含量，但成本和产能会大受影响。


技术实现要素：

4.有鉴于此，本技术提供了一种半导体器件及其制作方法，不仅可以削弱衬底缺陷和杂质对外延结构的影响，还可以降低反应室环境的本底杂质浓度以及氧元素残留，为生长高质量外延材料提供条件。
5.为了实现上述目的，本发明提供如下技术方案：
6.一种半导体器件，所述半导体器件包括：
7.半导体衬底，所述半导体衬底具有相对的第一表面和第二表面；
8.设置于所述第一表面的外延结构，所述外延结构具有多层交替设置的第一吸杂层和第二吸杂层；
9.设置于所述外延结构背离所述第一表面一侧表面的第一功能层；
10.设置于所述第一功能层背离所述外延结构表面的有源层；
11.设置于所述有源层背离所述第一功能层表面的第二功能层。
12.优选的，在上述的半导体器件中，所述外延结构具有2-20层交替设置的第一吸杂层和第二吸杂层。
13.优选的，在上述的半导体器件中，所述第一吸杂层和所述第二吸杂层均为n型吸杂层。
14.优选的，在上述的半导体器件中，所述第一吸杂层为alas层，所述第二吸杂层为
gaas层；
15.或，所述第一吸杂层为alas层，所述第二吸杂层为al
x
ga
1-x
as层；其中，0≤x≤1；
16.或，所述第一吸杂层为(alyga
1-y
)
0.5
in
0.5
p层，所述第二吸杂层为(alzga
1-z
)
0.5
in
0.5
p层；其中，0≤y≤1，0≤z≤1。
17.优选的，在上述的半导体器件中，所述第一吸杂层的厚度为2-50nm；所述第二吸杂层的厚度为2-50nm。
18.优选的，在上述的半导体器件中，所述半导体衬底为晶向为《100》偏向《111》a为2度至15度的n型gaas衬底。
19.优选的，在上述的半导体器件中，所述第一功能层为n型功能层，所述第二功能层为p型功能层；
20.或，所述第一功能层为p型功能层，所述第二功能层为n型功能层。
21.优选的，在上述的半导体器件中，所述第一功能层为n型功能层，所述n型功能层包括：
22.设置于所述外延结构背离所述半导体衬底表面的腐蚀截止层；
23.设置于所述腐蚀截止层背离所述外延结构表面的n型欧姆接触层；
24.设置于所述n型欧姆接触层背离所述腐蚀截止层表面的粗化层；
25.设置于所述粗化层背离所述n型欧姆接触层表面的n型电流扩展层；
26.设置于所述n型电流扩展层背离所述粗化层表面的n型限制层。
27.优选的，在上述的半导体器件中，所述第二功能层为p型功能层，所述p型功能层包括：
28.设置于所述有源层背离所述第一功能层表面的p型限制层；
29.设置于所述p型限制层背离所述有源层表面的p型电流扩展层；
30.设置于所述p型电流扩展层背离所述p型限制层表面的p型欧姆接触层。
31.本发明还提供一种半导体器件的制作方法，所述制作方法包括：
32.提供一半导体衬底，所述半导体衬底具有相对的第一表面和第二表面；
33.在所述第一表面设置外延结构，所述外延结构具有多层交替设置的第一吸杂层和第二吸杂层；
34.在所述外延结构背离所述第一表面的一侧表面设置第一功能层；
35.在所述第一功能层背离所述外延结构的表面设置有源层；
36.在所述有源层背离所述第一功能层的表面设置第二功能层。
37.通过上述描述可知，本发明技术方案提供的半导体器件及其制作方法中，所述半导体器件包括：半导体衬底，所述半导体衬底具有相对的第一表面和第二表面；设置于所述第一表面的外延结构，所述外延结构具有多层交替设置的第一吸杂层和第二吸杂层；设置于所述外延结构背离所述第一表面一侧表面的第一功能层；设置于所述第一功能层背离所述外延结构表面的有源层；设置于所述有源层背离所述第一功能层表面的第二功能层。
38.本方案通过采用多层交替设置的第一吸杂层和第二吸杂层代替传统的gaas缓冲层，不仅可以削弱衬底缺陷和杂质对外延结构的影响，还可以降低反应室环境的本底杂质浓度以及氧元素残留，为生长高质量外延材料提供条件，同时降低成本和生长时间。
附图说明
39.为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
40.本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本技术可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本技术所能产生的功效及所能达成的目的下，均应仍落在本技术所揭示的技术内容得能涵盖的范围内。
41.图1为本发明实施例提供的一种半导体器件的结构示意图；
42.图2为本发明实施例提供的另一种半导体器件的结构示意图；
43.图3-图6为本发明实施例提供的一种半导体器件的制作方法工艺流程图。
具体实施方式
44.下面将结合本技术实施例中的附图，对本技术中的实施例进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
45.正如背景技术中描述的，随着半导体技术的不断发展，半导体器件朝着高功率、高亮度方向发展，以led为例：
46.对于高亮度570nmled：在外延生长时，为达到该波长，需采用高al组分的algainp四元量子阱，由于氧元素易于被al吸收而形成深能级缺陷，影响内量子效率，为减弱这个影响，通常采用预烘烤的方法，减少反应室中的氧含量。通过高温，长时间烘烤，可以基本清除反应室中残留的氧元素，但是成本和产能会大受影响。
47.而对于高功率红外led：红外高功率芯片工作温度高，对各外延层晶体质量和稳定性要求高，外延生长中需精确控制各外延层的掺杂元素和浓度，降低本底杂质浓度和减少晶格缺陷尤为重要。通常采用预烘烤和控制衬底缺陷密度的方法。其中，控制衬底缺陷密度的方法是向衬底供应商采购低缺陷密度的衬底，在衬底长晶过程中，低缺陷密度的衬底占比少，技术难度高，所以价格往往是常规衬底的一倍以上。
48.有鉴于此，本发明提供了一种半导体器件及其制作方法，所述半导体器件包括：
49.半导体衬底，所述半导体衬底具有相对的第一表面和第二表面；
50.设置于所述第一表面的外延结构，所述外延结构具有多层交替设置的第一吸杂层和第二吸杂层；
51.设置于所述外延结构背离所述第一表面一侧表面的第一功能层；
52.设置于所述第一功能层背离所述外延结构表面的有源层；
53.设置于所述有源层背离所述第一功能层表面的第二功能层。
54.本方案通过采用多层交替设置的第一吸杂层和第二吸杂层代替传统的gaas缓冲层，不仅可以削弱衬底缺陷和杂质对外延结构的影响，还可以降低反应室环境的本底杂质浓度以及氧元素残留，为生长高质量外延材料提供条件，同时降低成本和生长时间。
55.为使本技术的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本技术作进一步详细的说明。
56.参考图1，图1为本发明实施例提供的一种半导体器件的结构示意图，如图1所示，所述半导体器件包括：
57.半导体衬底21，所述半导体衬底21具有相对的第一表面和第二表面；
58.设置于所述第一表面的外延结构22，所述外延结构22具有多层交替设置的第一吸杂层221和第二吸杂层222；
59.设置于所述外延结构22背离所述第一表面一侧表面的第一功能层23；
60.设置于所述第一功能层23背离所述外延结构22表面的有源层24；所述有源层24可以为超晶格多量子阱结构；
61.设置于所述有源层24背离所述第一功能层23表面的第二功能层25。
62.本发明实施例中，所述半导体衬底21可以为晶向为《100》偏向《111》a为2度至15度的n型gaas衬底。
63.在n型gaas衬底上，可以设置2-20层交替层叠的第一吸杂层221和第二吸杂层222。在图1所示方式中，第一吸杂层221和第二吸杂层222可以为5层，分别为第一吸杂层221、第二吸杂层222、第一吸杂层221、第二吸杂层222以及第一吸杂层221。层数可根据需求进行调整，不限于本技术所述方式。
64.需要说明的是，所述第一吸杂层221和所述第二吸杂层222的生成顺序可以基于需求调整，可以先生成第一吸杂层221，再生成第二吸杂层222；也可以先生成第二吸杂层222，再生成第一吸杂层221。
65.本发明实施例中，所述第一吸杂层221和所述第二吸杂层222均为n型吸杂层。所述第一吸杂层221和所述第二吸杂层222均具有吸杂效应。
66.其中，第一吸杂层221可以为alas层，第二吸杂层222可以为gaas层；
67.或，第一吸杂层221可以为alas层，第二吸杂层222可以为al
x
ga
1-x
as层；其中，0≤x≤1；如第二吸杂层222可以为al
0.5
ga
1-0.5
as层；
68.或，第一吸杂层221可以为(alyga
1-y
)
0.5
in
0.5
p层，第二吸杂层222可以为(alzga
1-z
)
0.5
in
0.5
p层；其中，0≤y≤1，0≤z≤1。如第一吸杂层221可以为(al
0.3
ga
1-0.3
)
0.5
in
0.5
p层，第二吸杂层222可以为(al
0.6
ga
1-0.6
)
0.5
in
0.5
p层。
69.本发明实施例中，所述第一吸杂层221的厚度可以为2-50nm；所述第二吸杂层222的厚度可以为2-50nm。如可以为30nm
70.需要说明的是，所述第一吸杂层221的厚度与所述第二吸杂层222的厚度可以相同或不同。例如第一吸杂层221的厚度与第二吸杂层222的厚度均为30nm；或第一吸杂层221的厚度为20nm，第二吸杂层222的厚度为30nm。可以基于需求设定，不限于本技术所述方式。
71.本发明实施例中，所述第一功能层23可以为n型功能层，所述第二功能层25可以为p型功能；
72.或，所述第一功能层23可以为p型功能层，所述第二功能层25可以为n型功能层。
73.如图2所示，图2为本发明实施例提供的另一种半导体器件的结构示意图，所述第一功能层23为n型功能层，所述n型功能层包括：
74.设置于所述外延结构22背离所述半导体衬底21表面的腐蚀截止层231；
75.设置于所述腐蚀截止层231背离所述外延结构22表面的n型欧姆接触层232；
76.设置于所述n型欧姆接触层232背离所述腐蚀截止层231表面的粗化层233；
77.设置于所述粗化层233背离所述n型欧姆接触层232表面的n型电流扩展层234；
78.设置于所述n型电流扩展层234背离所述粗化层233表面的n型限制层235。
79.如图2所示，所述第二功能层25为p型功能层，所述p型功能层包括：
80.设置于所述有源层24背离所述第一功能层23表面的p型限制层251；
81.设置于所述p型限制层251背离所述有源层24表面的p型电流扩展层252；
82.设置于所述p型电流扩展层252背离所述p型限制层251表面的p型欧姆接触层253。
83.通过上述描述可知，本发明技术方案提供的半导体器件中，通过采用多层交替设置的第一吸杂层和第二吸杂层代替传统的gaas缓冲层，不仅可以削弱衬底缺陷和杂质对外延结构的影响，还可以降低反应室环境的本底杂质浓度以及氧元素残留，为生长高质量外延材料提供条件，同时降低成本和生长时间。
84.基于上述实施例，本发明另一实施例还提供了一种半导体器件的制作方法，如图1-图6所示，图3-图6为本发明实施例提供的一种半导体器件的制作方法工艺流程图，所述制作方法包括：
85.步骤s101：如图3所示，提供一半导体衬底21，所述半导体衬底21具有相对的第一表面和第二表面；
86.其中，所述半导体衬底21可以为晶向为《100》偏向《111》a为2度至15度的n型gaas衬底。
87.步骤s102：如图4所示，在所述第一表面设置外延结构22，所述外延结构22具有多层交替设置的第一吸杂层221和第二吸杂层222；
88.其中，所述第一吸杂层221和所述第二吸杂层222均为n型吸杂层。
89.所述第一吸杂层221可以为alas层，所述第二吸杂层222可以为gaas层；
90.或，所述第一吸杂层221可以为alas层，所述第二吸杂层222可以为al
x
ga
1-x
as层；其中，0≤x≤1；
91.或，所述第一吸杂层221可以为(alyga
1-y
)
0.5
in
0.5
p层，所述第二吸杂层222可以为(alzga
1-z
)
0.5
in
0.5
p层；其中，0≤y≤1，0≤z≤1。
92.步骤s103：如图5所示，在所述外延结构22背离所述第一表面的一侧表面设置第一功能层23；
93.如图2所示，所述第一功能层23可以为n型功能层，所述n型功能层包括：设置于所述外延结构22背离所述半导体衬底21表面的腐蚀截止层231；设置于所述腐蚀截止层231背离所述外延结构22表面的n型欧姆接触层232；设置于所述n型欧姆接触层232背离所述腐蚀截止层231表面的粗化层233；设置于所述粗化层233背离所述n型欧姆接触层232表面的n型电流扩展层234；设置于所述n型电流扩展层234背离所述粗化层233表面的n型限制层235。
94.步骤s104：如图6所示，在所述第一功能层23背离所述外延结构22的表面设置有源层24；所述有源层24可以为超晶格多量子阱结构。
95.步骤s105：如图1所示，在所述有源层24背离所述第一功能层23的表面设置第二功能层25。
96.如图2所示，所述第二功能层25可以为p型功能层，所述p型功能层包括：设置于所
述有源层24背离所述第一功能层23表面的p型限制层251；设置于所述p型限制层251背离所述有源层24表面的p型电流扩展层252；设置于所述p型电流扩展层252背离所述p型限制层251表面的p型欧姆接触层253。
97.在步骤s102中，在外延结构22生长前，先进行预烘烤，预烘烤温度可以设置为650-850度，时间可以设置为5-30min。例如预烘烤温度可以设置为700度，时间设置为15min。
98.预烘烤结束后，在所述半导体衬底21的第一表面生长外延结构22。以具有5层吸杂层的外延结构22为例，依次在所述半导体衬底21的第一表面上生长第一吸杂层221、第二吸杂层222、第一吸杂层221、第二吸杂层222以及第一吸杂层221。
99.具体的，具有5层吸杂层的外延结构22的生长方法，包括：
100.1、采用高温低速的方式，在第一表面生长第一吸杂层221，所述第一吸杂层221可以为第一gaas层，温度可以设置为680-780度，长速设置为1-10a/s，时间设置为0.5-2min。目的是：可以消除衬底缺陷，释放应力，有利于后续长晶。
101.2、采用高温低速的方式，在第一gaas层背离所述半导体衬底21的一侧表面生长第二吸杂层222，所述第二吸杂层222可以为第一alas层，温度可以设置为680-780度，长速设置为1-10a/s，时间设置为0.5-2min。目的是：用高温释放环境中的水氧，部分水氧随载气排出，部分水氧被alas吸收，同时解离反应室备件中的易挥发的杂质，降低本底杂质浓度，高温可促使alas吸收氧，并抑制解离的mg，c等p型杂质并入alas。
102.3、采用高温低速的方式，在第一alas层背离第一gaas层的一侧表面生长第二gaas层，温度可以设置为680-780度，长速设置为1-10a/s，时间设置为0.5-2min。目的是：可以消除衬底缺陷，释放应力，有利于后续长晶。
103.4、采用低温低速的方式，在第二gaas层背离第一alas层的一侧表面生长第二alas层，温度可以设置为600-700度，长速设置为1-10a/s，时间设置为0.5-2min。目的是：alas/gaas晶格常数分别为5.66a/5.65a，利用热膨胀系数(5.2e-6/5.73e-6)计算，低温alas与高温gaas匹配度更好，利于后续高质量长晶。
104.5、采用高温低速的方式，在第二alas层背离第二gaas层的一侧表面生长第三gaas层，温度可以设置为680-780度，长速设置为1-10a/s，时间设置为0.5-2min。目的是：可以消除衬底缺陷，释放应力，有利于后续长晶。
105.需要说明的是，所述外延结构22可以为具有吸杂层的led外延结构，或具有吸杂层的vcesl(垂直腔面发射激光器)外延结构，或具有吸杂层的inp外延结构，或具有吸杂层的hbt(异质结双极晶体管)外延结构。
106.通过上述描述可知，本发明技术方案提供的半导体器件的制作方法中，通过采用多层交替设置的第一吸杂层和第二吸杂层代替传统的gaas缓冲层，不仅可以削弱衬底缺陷和杂质对外延结构的影响，还可以降低反应室环境的本底杂质浓度以及氧元素残留，为生长高质量外延材料提供条件，同时降低成本和生长时间。
107.本说明书中各个实施例采用递进、或并列、或递进和并列结合的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的制作方法而言，由于其与实施例公开的半导体器件相对应，所以描述的比较简单，相关之处参见半导体器件部分说明即可。
108.需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实
体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
109.对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本技术。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本技术的精神或范围的情况下，在其它实施例中实现。因此，本技术将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

技术特征：
1.一种半导体器件，其特征在于，包括：半导体衬底，所述半导体衬底具有相对的第一表面和第二表面；设置于所述第一表面的外延结构，所述外延结构具有多层交替设置的第一吸杂层和第二吸杂层；设置于所述外延结构背离所述第一表面一侧表面的第一功能层；设置于所述第一功能层背离所述外延结构表面的有源层；设置于所述有源层背离所述第一功能层表面的第二功能层。2.根据权利要求1所述的半导体器件，其特征在于，所述外延结构具有2-20层交替设置的第一吸杂层和第二吸杂层。3.根据权利要求2所述的半导体器件，其特征在于，所述第一吸杂层和所述第二吸杂层均为n型吸杂层。4.根据权利要求3所述的半导体器件，其特征在于，所述第一吸杂层为alas层，所述第二吸杂层为gaas层；或，所述第一吸杂层为alas层，所述第二吸杂层为al
x
ga
1-x
as层；其中，0≤x≤1；或，所述第一吸杂层为(al
y
ga
1-y
)
0.5
in
0.5
p层，所述第二吸杂层为(al
z
ga
1-z
)
0.5
in
0.5
p层；其中，0≤y≤1，0≤z≤1。5.根据权利要求4所述的半导体器件，其特征在于，所述第一吸杂层的厚度为2-50nm；所述第二吸杂层的厚度为2-50nm。6.根据权利要求1所述的半导体器件，其特征在于，所述半导体衬底为晶向为<100>偏向<111>a为2度至15度的n型gaas衬底。7.根据权利要求1所述的半导体器件，其特征在于，所述第一功能层为n型功能层，所述第二功能层为p型功能层；或，所述第一功能层为p型功能层，所述第二功能层为n型功能层。8.根据权利要求7所述的半导体器件，其特征在于，所述第一功能层为n型功能层，所述n型功能层包括：设置于所述外延结构背离所述半导体衬底表面的腐蚀截止层；设置于所述腐蚀截止层背离所述外延结构表面的n型欧姆接触层；设置于所述n型欧姆接触层背离所述腐蚀截止层表面的粗化层；设置于所述粗化层背离所述n型欧姆接触层表面的n型电流扩展层；设置于所述n型电流扩展层背离所述粗化层表面的n型限制层。9.根据权利要求7所述的半导体器件，其特征在于，所述第二功能层为p型功能层，所述p型功能层包括：设置于所述有源层背离所述第一功能层表面的p型限制层；设置于所述p型限制层背离所述有源层表面的p型电流扩展层；设置于所述p型电流扩展层背离所述p型限制层表面的p型欧姆接触层。10.一种半导体器件的制作方法，其特征在于，所述制作方法包括：提供一半导体衬底，所述半导体衬底具有相对的第一表面和第二表面；在所述第一表面设置外延结构，所述外延结构具有多层交替设置的第一吸杂层和第二吸杂层；
在所述外延结构背离所述第一表面的一侧表面设置第一功能层；在所述第一功能层背离所述外延结构的表面设置有源层；在所述有源层背离所述第一功能层的表面设置第二功能层。

技术总结
本申请公开了一种半导体器件及其制作方法，所述半导体器件包括：半导体衬底，所述半导体衬底具有相对的第一表面和第二表面；设置于所述第一表面的外延结构，所述外延结构具有多层交替设置的第一吸杂层和第二吸杂层；设置于所述外延结构背离所述第一表面一侧表面的第一功能层；设置于所述第一功能层背离所述外延结构表面的有源层；设置于所述有源层背离所述第一功能层表面的第二功能层。由此可知，本方案采用多层交替设置的第一吸杂层和第二吸杂层代替传统的GaAs缓冲层，不仅可以削弱衬底缺陷和杂质对外延结构的影响，还可以降低反应室环境的本底杂质浓度以及氧元素残留，为生长高质量外延材料提供条件，同时降低成本和生长时间。间。间。


技术研发人员：伏兵 嵇庆培 马英杰 蔡和勋 许宗琦
受保护的技术使用者：扬州乾照光电有限公司
技术研发日：2021.12.03
技术公布日：2022/3/8