变掺杂结构屏蔽栅沟槽型场效应晶体管及其制备方法与流程

1.本技术涉及半导体技术领域，尤其涉及变掺杂结构屏蔽栅沟槽型场效应晶体管及其制备方法。


背景技术：

2.与传统沟槽型晶体管相比，屏蔽栅沟槽型场效应晶体管具有较高的沟道密度和较好的电荷补偿效果，其屏蔽栅结构因有效地降低了传输电容，因此拥有更低的比导通电阻、更小的导通和开关损耗、更高的工作频率，因而被广泛地应用于电源管理等重要领域。
3.对于击穿电压小于300v时，尤其是当击穿电压小于100v，甚至小于40v后，沟道区与漂移区具有可相比拟的比导通电阻，因此，对于低电压等级的屏蔽栅沟槽型场效应晶体管而言，对沟道区的比导通电阻的改进与漂移区的设计同为重要。
4.相关技术中，公开号为cn105957896b的专利文件功能公开了一种超结功率器件，其在n型外延层上形成多个沟槽，在沟槽中填充有p型柱，沟槽的顶部到底部方向上掺杂补偿层的掺杂浓度逐步变化，用于补偿不同深度处的沟槽宽度对p型柱和n型柱的电荷平衡的影响，从而提高超结功率器件的击穿电压。
5.但上述方案是对晶体管的漂移区进行的结构改进，对于晶体管击穿电压的提升效果明显，对沟道区的比导通电阻的影响较低，无法满足低电压等级的屏蔽栅沟槽型场效应晶体管对于降低比导通电阻的需求。


技术实现要素：

6.为克服相关技术中存在的问题，本技术提供一种变掺杂结构屏蔽栅沟槽型场效应晶体管，能够有效地缩短沟道区的沟道长度，从而减少沟道区的导通电阻。
7.本技术第一方面提供一种变掺杂结构屏蔽栅沟槽型场效应晶体管，包括：
8.衬底区1、漂移区2、屏蔽栅4、控制栅5、基体区6、源区7、绝缘层3、源极8、漏极9和金属栅极10；所述漂移区2、所述基体区6、所述源区7和所述源极8依次设置在所述衬底区1上方，所述漏极9设置于所述衬底区1下方，所述控制栅5和所述屏蔽栅4由上至下设置在所述漂移区2的同一侧，且所述控制栅5通过所述绝缘层3分别与所述基体区6和所述源区7贴合，所述屏蔽栅4通过所述绝缘层3与所述漂移区2贴合；
9.所述衬底区1、所述漂移区2和所述源区7的掺杂类型均为第一掺杂类型；所述基体区6的掺杂类型为第二掺杂类型；
10.所述衬底区1和所述源区7的掺杂浓度均大于所述漂移区的掺杂浓度；所述基体区6包括由上至下分布的若干层掺杂分布层；所述若干层掺杂分布层的掺杂浓度由上至下线性降低。
11.在一种实施方式中，所述若干层掺杂分布层中，每层掺杂分布层的厚度相等。
12.在一种实施方式中，所述掺杂分布层的厚度为0.5μm。
13.在一种实施方式中，所述基体区6包括由上至下分布的第一掺杂分布层61、第二掺
杂分布层62和第三掺杂分布层63。
14.在一种实施方式中，所述第一掺杂分布层61的取值范围为1
×
10
17
cm-3
至5
×
10
18
cm-3
；所述第三掺杂63分布层的取值范围为1
×
10
15
cm-3
至5
×
10
16
cm-3
。
15.本技术第二方面提供一种变掺杂结构屏蔽栅沟槽型场效应晶体管的制备方法，用于制备如上任一项所述的变掺杂结构屏蔽栅沟槽型场效应晶体管，包括：
16.以第一掺杂类型的半导体材料制备衬底区；
17.在所述衬底区的底部制作漏极；
18.利用第一掺杂类型的半导体材料在所述衬底区上外延形成漂移区；
19.在所述漂移区上利用掺杂浓度线性增加的第二掺杂类型的半导体材料形成若干层掺杂分布层，得到基体区；
20.在所述漂移区和所述基体区上刻蚀出沟槽；
21.在所述沟槽内依次沉积氧化物、多晶硅、氧化物和多晶硅，形成绝缘层、屏蔽栅和控制栅；
22.利用第一掺杂类型的半导体材料在所述基体区上掺杂形成源区，并形成源极；
23.在所述沟槽上方制备得到金属栅极；
24.在所述衬底区下方制作漏极，得到所述变掺杂结构屏蔽栅沟槽型场效应晶体管。
25.在一种实施方式中，所述在所述漂移区上利用掺杂浓度线性增加的第二掺杂类型的半导体材料形成若干层掺杂分布层，得到基体区，包括：
26.在所述漂移区上，以离子注入、扩散或外延生长方式利用掺杂浓度线性增加的第二掺杂类型的半导体材料依次形成所述若干层掺杂分布层，得到基体区。
27.本技术提供的技术方案可以包括以下有益效果：
28.本技术实施例提供了一种变掺杂结构屏蔽栅沟槽型场效应晶体管，其通过基体区采用纵向变掺杂结构，即基体区沿源区指向漂移区的方向，其掺杂浓度均匀下降，根据泊松方程，沟道区电场中的电场由均匀掺杂的近似三角形分布变为近似矩形分布，当晶体管处于正向导通时，通过调制沟道区的电场，令沟道区电场的整体提高，可使沟道区中的载流子更为均衡地达到速度饱和，从而可得到更短的沟道长度，从而减少沟道区的比导通电阻；当晶体管处于雪崩状态时，纵向变掺杂结构引入的沿浓度增加方向的自建电场，加速了空穴漂移运动，减小空穴电流沿基体区的压降，有效地抑制了基体区寄生三极管的开启，提高器件的雪崩能力。
29.应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本技术。
附图说明
30.通过结合附图对本技术示例性实施方式进行更详细的描述，本技术的上述以及其它目的、特征和优势将变得更加明显，其中，在本技术示例性实施方式中，相同的参考标号通常代表相同部件。
31.图1是本技术实施例示出的变掺杂结构屏蔽栅沟槽型场效应晶体管的结构示意图；
32.图2是本技术实施例示出的变掺杂结构屏蔽栅沟槽型场效应晶体管的另一结构示
意图；
33.图3是本技术实施例示出的变掺杂结构屏蔽栅沟槽型场效应晶体管的制备方法的流程示意图。
具体实施方式
34.下面将参照附图更详细地描述本技术的优选实施方式。虽然附图中显示了本技术的优选实施方式，然而应该理解，可以以各种形式实现本技术而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了使本技术更加透彻和完整，并且能够将本技术的范围完整地传达给本领域的技术人员。
35.在本技术使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本技术。在本技术和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
36.应当理解，尽管在本技术可能采用术语“第一”、“第二”、“第三”等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本技术范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
37.实施例一
38.对于击穿电压小于300v时，尤其是当击穿电压小于100v，甚至小于40v后，沟道区与漂移区具有可相比拟的比导通电阻，而漂移区的结构改进对于晶体管击穿电压的提升效果明显，但对于沟道区的比导通电阻的影响较低，无法满足低电压等级的屏蔽栅沟槽型场效应晶体管对于降低比导通电阻的需求。
39.针对上述问题，本技术实施例提供一种变掺杂结构屏蔽栅沟槽型场效应晶体管，能够有效降低沟道区的比导通电阻。
40.以下结合附图详细描述本技术实施例的技术方案。
41.图1是本技术实施例示出的变掺杂结构屏蔽栅沟槽型场效应晶体管的结构示意图。
42.参见图1，所述变掺杂结构屏蔽栅沟槽型场效应晶体管，包括：
43.衬底区1、漂移区2、屏蔽栅4、控制栅5、基体区6、源区7、绝缘层3、源极8、漏极9和金属栅极10；
44.其中，所述漂移区2、所述基体区6、所述源区7和所述源极8依次设置在所述衬底区1上方，所述漏极9设置于所述衬底区1下方，所述控制栅5和所述屏蔽栅4由上至下设置在所述漂移区2的同一侧，且所述控制栅5通过所述绝缘层3分别与所述基体区6和所述源区7贴合，所述屏蔽栅4通过所述绝缘层3与所述漂移区2贴合；
45.所述衬底区1、所述漂移区2和所述源区7的掺杂类型均为第一掺杂类型；所述基体区6的掺杂类型为第二掺杂类型；所述衬底区1和所述源区7的掺杂浓度均大于所述漂移区2的掺杂浓度；所述基体区6包括由上至下分布的若干层掺杂分布层；若干层掺杂分布层的掺
杂浓度由上至下线性降低。
46.进一步地，所述屏蔽栅4和所述控制栅5的掺杂类型为第二掺杂类型。
47.在本技术实施例中，第一掺杂类型和第二掺杂类型分别为n型掺杂和p型掺杂；或第一掺杂类型和第二掺杂类型分别为p型掺杂和n型掺杂。在实际应用过程中掺杂类型的设定可以根据实际情况进行调整，此处不作限定。
48.在本技术实施例中，所述若干层掺杂分布层可以等间距或不等间距分布，优选地，若干层掺杂分布层等间距分布在所述基体区处，即所述若干层掺杂分布层中，每层掺杂分布层的厚度相等。
49.优选地，所述掺杂分布层的厚度为0.5μm。
50.以第一掺杂类型和第二掺杂类型分别为n型掺杂和p型掺杂为例：
51.在本技术实施例中，基体区6形成沿源区7指向漂移区2的方向，掺杂浓度均匀下降的变掺杂结构，通过基体区6引入纵向变掺杂结构，当晶体管处于雪崩状态时，p型掺杂的基体区6与n型掺杂的漂移区2反偏，n型掺杂的漂移区2耗尽后产生电子空穴对，当空穴流入p型掺杂的基体区6时，由于纵向的变掺杂结构引入了一个沿掺杂浓度增加方向的自建电场，空穴在该自建场的作用下加速运动，从而空穴流入p型掺杂的基体区6所引起的电压较小，有助于抑制n型重掺杂的源区7与p型掺杂的基体区6中最高掺杂浓度掺杂分布层结的开启，有益于提高器件的雪崩能力。
52.在实际应用过程中，掺杂分布层的层数可以根据实际需求进行设计，此处不再赘述。
53.本技术实施例提供了一种变掺杂结构屏蔽栅沟槽型场效应晶体管，其通过基体区采用纵向变掺杂结构，即基体区沿源区指向漂移区的方向，其掺杂浓度均匀下降，根据泊松方程，沟道区电场中的电场由均匀掺杂的近似三角形分布变为近似矩形分布，当晶体管处于正向导通时，通过调制沟道区的电场，令沟道区电场的整体提高，可使沟道区中的载流子更为均衡地达到速度饱和，从而可得到更短的沟道长度，从而减少沟道区的比导通电阻；当晶体管处于雪崩状态时，纵向变掺杂结构引入的沿浓度增加方向的自建电场，加速了空穴漂移运动，减小空穴电流沿基体区的压降，有效地抑制了基体区寄生三极管的开启，提高器件的雪崩能力。
54.实施例二
55.基于上述实施例一所示的变掺杂结构屏蔽栅沟槽型场效应晶体管，本技术实施例提供了一种具有三层等间距分布的掺杂分布层的变掺杂结构屏蔽栅沟槽型场效应晶体管。
56.参见图2，所述变掺杂结构屏蔽栅沟槽型场效应晶体管，包括：衬底区1、漂移区2、屏蔽栅4、控制栅5、基体区6、源区7、绝缘层3、源极8、漏极9和金属栅极10；
57.其中，所述漂移区2、所述基体区6、所述源区7和所述源极8依次设置在所述衬底区1上方，所述漏极9设置于所述衬底区1下方，所述控制栅5和所述屏蔽栅4由上至下设置在所述漂移区2的同一侧，且所述控制栅5通过所述绝缘层3分别与所述基体区6和所述源区7贴合，所述屏蔽栅4通过所述绝缘层3与所述漂移区2贴合；
58.所述衬底区1、所述漂移区2和所述源区7均为n型掺杂；所述衬底区1和所述源区7的掺杂浓度均大于所述漂移区的掺杂浓度；所述基体区6、所述屏蔽栅4和所述控制栅5均为p型掺杂；
59.所述基体区6包括由上至下分布的第一掺杂分布层61、第二掺杂分布层62和第三掺杂分布层63；所述第一掺杂分布层61、所述第二掺杂分布层62和所述第三掺杂分布层63的掺杂浓度线性下降；所述第一掺杂分布层61、所述第二掺杂分布层62和所述第三掺杂分布层63的厚度相同。
60.在本技术实施例中，优选地，所述第一掺杂分布层61、所述第二掺杂分布层62和所述第三掺杂分布层63的厚度均为0.5μm。
61.在本技术实施例中，所述第一掺杂分布层61的取值范围为1
×
10
17
cm-3
至5
×
10
18
cm-3
；所述第三掺杂63分布层的取值范围为1
×
10
15
cm-3
至5
×
10
16
cm-3
。
62.在本技术实施例中，在实验阶段，设置屏蔽栅沟槽型场效应晶体管的元胞台面宽度为1μm，沟槽的宽度为0.2μm，屏蔽栅4的掺杂浓度为7.9
×
10
16
cm-3
，漂移区2的厚度为1.5μm，衬底区1的厚度为150μm，基体区6的厚度为2μm，漂移区2的掺杂浓度为7.2
×
10
16
cm-3
，衬底区1的掺杂浓度为5
×
10
19
cm-3
，源区7的掺杂浓度为5
×
10
19
cm-3
，控制栅5的掺杂浓度为1
×
10
20
cm-3
，可得到击穿电压为37v，沟道区的比导通电阻为0.017mω
·
cm2的屏蔽栅沟槽型场效应晶体管；将该基体区6替换为具有三层掺杂分布层的纵向变掺杂结构后，具体为第一掺杂分布层61的掺杂浓度为5
×
10
17
cm-3
，第三掺杂分布层63的掺杂浓度为5
×
10
15
cm-3
，沟道区的比导通电阻降为0.011mω
·
cm2。
63.需要说明的是，上述对于屏蔽栅沟槽型场效应晶体管结构参数的描述仅是本技术实施例中实验阶段所给出的一个示例，不必作为对本技术的唯一限定。
64.本技术实施例提供了一种变掺杂结构屏蔽栅沟槽型场效应晶体管，其通过基体区采用纵向变掺杂结构，根据泊松方程，沟道区电场中的电场由均匀掺杂的近似三角形分布变为近似矩形分布，当晶体管处于正向导通时，通过调制沟道区的电场，令沟道区电场的整体提高，可使沟道区中的载流子更为均衡地达到速度饱和，从而可得到更短的沟道长度，从而减少沟道区的比导通电阻；当晶体管处于雪崩状态时，纵向变掺杂结构引入的沿浓度增加方向的自建电场，加速了空穴漂移运动，减小空穴电流沿基体区的压降，有效地抑制了基体区寄生三极管的开启，提高器件的雪崩能力。
65.实施例三
66.与前述变掺杂结构屏蔽栅沟槽型场效应晶体管的实施例相对应，本技术还提供了一种变掺杂结构屏蔽栅沟槽型场效应晶体管的制备方法及相应的实施例。
67.图3是本技术实施例示出的变掺杂结构屏蔽栅沟槽型场效应晶体管的制备方法的流程示意图。
68.参见图3，所述变掺杂结构屏蔽栅沟槽型场效应晶体管的制备方法，包括：
69.301、以第一掺杂类型的半导体材料制备衬底区；
70.在本技术实施例中，所述半导体材料为硅材料或者碳化硅材料。步骤301中，半导体材料采用n型重掺杂材料，其掺杂浓度的取值范围为1
×
10
19
cm-3
至5
×
10
20
cm-3
。
71.302、在衬底区的底部制作漏极；
72.在本技术实施例中，在所述衬底区的底部表面形成漏极。
73.303、利用第一掺杂类型的半导体材料在所述衬底区上外延形成漂移区；
74.在本技术实施例中，所述半导体材料为硅材料或者碳化硅材料。步骤303中，半导体材料采用n型中掺杂材料，其掺杂浓度的取值范围为1
×
10
15
cm-3
至5
×
10
17
cm-3
。优选地，所
述n型中掺杂材料的掺杂浓度为5
×
10
16
cm-3
。
75.304、在漂移区上利用掺杂浓度线性增加的第二掺杂类型的半导体材料形成若干层掺杂分布层，得到基体区；
76.在本技术实施例中，步骤304中，半导体材料采用p型掺杂材料。
77.在本技术实施例中，在所述漂移区上，以离子注入、扩散或外延生长方式利用掺杂浓度线性增加的第二掺杂类型的半导体材料依次形成所述若干层掺杂分布层，得到基体区；
78.其中，离子注入工艺是对硅材料进行掺杂的过程，在实际应用过程中，将功率器件产品放在离子注入机的一端，掺杂离子源设置在离子注入机另一端。在掺杂离子源一端，掺杂体原子被离子化，从而带有一定的电荷，被电场加到超高速，穿过产品表层，利用原子的动量将掺杂原子注入功率器件，形成掺杂区；
79.扩散工艺是在硅材料表面掺入纯杂质原子的过程，在实际应用过程中，通常使用乙硼烷或磷烷作为离子源，采用间歇式扩散或替位式扩散的方式，将纯杂质原子掺入硅材料表面；
80.外延工艺是指在单晶衬底上生成一层单晶膜，该单晶膜按照衬底晶像延伸生长。
81.具体地，先利用第三掺杂浓度的p型掺杂半导体材料在漂移区上形成第三掺杂分布层，再利用第二掺杂浓度的p型掺杂半导体材料在漂移区上形成第二掺杂分布层，再利用第一掺杂浓度的p型掺杂半导体材料在漂移区上形成第一掺杂分布层，得到所述基体区，其中，第一掺杂浓度、第二掺杂浓度和第三掺杂浓度逐级递减。
82.305、在漂移区和基体区上刻蚀出沟槽；
83.在本技术实施例中，通过光刻工艺在漂移区和基体区侧方刻蚀出沟槽，然后通过湿法腐蚀或干法腐蚀对残留的光刻胶进行去除。
84.306、在沟槽内依次沉积氧化物、多晶硅、氧化物和多晶硅，形成绝缘层、屏蔽栅和控制栅；
85.在本技术实施例中，优选地，在沟槽内依次沉积氧化物、中掺杂多晶硅、氧化物和重掺杂多晶硅，形成绝缘层、屏蔽栅和控制栅；其中，重掺杂多晶硅的掺杂浓度大于中掺杂多晶硅。
86.在本技术实施例中，优选的，所述中掺杂多晶硅的掺杂浓度为5
×
10
16
cm-3
。
87.307、利用第一掺杂类型的半导体材料在基体区上掺杂形成源区，并形成源极；
88.在本技术实施例中，选用n型重掺杂材料制备源区，其掺杂浓度的取值范围为1
×
10
19
cm-3
至5
×
10
20
cm-3
。
89.308、在沟槽上方制备得到金属栅极；
90.309、在衬底区下方制作漏极，得到变掺杂结构屏蔽栅沟槽型场效应晶体管。
91.本技术实施例提供了一种变掺杂结构屏蔽栅沟槽型场效应晶体管的制备方法，其通过基体区采用纵向变掺杂结构，根据泊松方程，将沟道区电场中的电场由均匀掺杂的近似三角形分布变为近似矩形分布，当晶体管处于正向导通时，通过调制沟道区的电场，令沟道区电场的整体提高，可使沟道区中的载流子更为均衡地达到速度饱和，从而可得到更短的沟道长度，从而减少沟道区的比导通电阻；当晶体管处于雪崩状态时，纵向变掺杂结构引入的沿浓度增加方向的自建电场，加速了空穴漂移运动，减小空穴电流沿基体区的压降，有
效地抑制了基体区寄生三极管的开启，提高器件的雪崩能力。
92.上文中已经参考附图详细描述了本技术的方案。在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详细描述的部分，可以参见其他实施例的相关描述。本领域技术人员也应该知悉，说明书中所涉及的动作和模块并不一定是本技术所必须的。另外，可以理解，本技术实施例方法中的步骤可以根据实际需要进行顺序调整、合并和删减，本技术实施例装置中的模块可以根据实际需要进行合并、划分和删减。
93.附图中的流程图和框图显示了根据本技术的多个实施例的系统和方法的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标记的功能也可以以不同于附图中所标记的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
94.以上已经描述了本技术的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。

技术特征：
1.一种变掺杂结构屏蔽栅沟槽型场效应晶体管，其特征在于，包括：衬底区(1)、漂移区(2)、屏蔽栅(4)、控制栅(5)、基体区(6)、源区(7)、绝缘层(3)、源极(8)、漏极(9)和金属栅极(10)；所述漂移区(2)、所述基体区(6)、所述源区(7)和所述源极(8)依次设置在所述衬底区(1)上方，所述漏极(9)设置于所述衬底区(1)下方，所述控制栅(5)和所述屏蔽栅(4)由上至下设置在所述漂移区(2)的同一侧，且所述控制栅(5)通过所述绝缘层(3)分别与所述基体区(6)和所述源区(7)贴合，所述屏蔽栅(4)通过所述绝缘层(3)与所述漂移区(2)贴合；所述衬底区(1)、所述漂移区(2)和所述源区(7)的掺杂类型均为第一掺杂类型；所述基体区(6)的掺杂类型为第二掺杂类型；所述衬底区(1)和所述源区(7)的掺杂浓度均大于所述漂移区的掺杂浓度；所述基体区(6)包括由上至下分布的若干层掺杂分布层；所述若干层掺杂分布层的掺杂浓度由上至下线性降低。2.根据权利要求1所述的变掺杂结构屏蔽栅沟槽型场效应晶体管，其特征在于，所述若干层掺杂分布层中，每层掺杂分布层的厚度相等。3.根据权利要求2所述的变掺杂结构屏蔽栅沟槽型场效应晶体管，其特征在于，所述掺杂分布层的厚度为0.5μm。4.根据权利要求1所述的变掺杂结构屏蔽栅沟槽型场效应晶体管，其特征在于，所述基体区(6)包括由上至下分布的第一掺杂分布层(61)、第二掺杂分布层(62)和第三掺杂分布层(63)。5.根据权利要求4所述的变掺杂结构屏蔽栅沟槽型场效应晶体管，其特征在于，所述第一掺杂分布层(61)的取值范围为1
×
10
17
cm-3
至5
×
10
18
cm-3
；所述第三掺杂(63)分布层的取值范围为1
×
10
15
cm-3
至5
×
10
16
cm-3
。6.一种变掺杂结构屏蔽栅沟槽型场效应晶体管的制备方法，其特征在于，用于制备如权利要求1-5任一项所述的变掺杂结构屏蔽栅沟槽型场效应晶体管，包括：以第一掺杂类型的半导体材料制备衬底区；在所述衬底区的底部制作漏极；利用第一掺杂类型的半导体材料在所述衬底区上外延形成漂移区；在所述漂移区上利用掺杂浓度线性增加的第二掺杂类型的半导体材料形成若干层掺杂分布层，得到基体区；在所述漂移区和所述基体区上刻蚀出沟槽；在所述沟槽内依次沉积氧化物、多晶硅、氧化物和多晶硅，形成绝缘层、屏蔽栅和控制栅；利用第一掺杂类型的半导体材料在所述基体区上掺杂形成源区，并形成源极；在所述沟槽上方制备得到金属栅极；在所述衬底区下方制作漏极，得到所述变掺杂结构屏蔽栅沟槽型场效应晶体管。7.根据权利要求6所述的变掺杂结构屏蔽栅沟槽型场效应晶体管的制备方法，其特征在于，所述在所述漂移区上利用掺杂浓度线性增加的第二掺杂类型的半导体材料形成若干层掺杂分布层，得到基体区，包括：在所述漂移区上，以离子注入、扩散或外延生长方式利用掺杂浓度线性增加的第二掺
杂类型的半导体材料依次形成所述若干层掺杂分布层，得到基体区。

技术总结
本申请是关于一种变掺杂结构屏蔽栅沟槽型场效应晶体管，包括：衬底区、漂移区、屏蔽栅、控制栅、基体区、源区、绝缘层、源极、漏极和金属栅极；漂移区、基体区、源区和源极依次设置在衬底区上方，漏极设置于衬底区下方，控制栅和屏蔽栅由上至下设置在漂移区一侧；衬底区1、漂移区2和源区7的掺杂类型均为第一掺杂类型；基体区6的掺杂类型为第二掺杂类型；衬底区1和源区7的掺杂浓度均大于漂移区的掺杂浓度；基体区6包括由上至下分布的若干层掺杂分布层；若干层掺杂分布层的掺杂浓度由上至下线性降低。本申请提供的方案能够有效地缩短沟道区的沟道长度，从而减少沟道区的导通电阻。从而减少沟道区的导通电阻。从而减少沟道区的导通电阻。


技术研发人员：张子敏 王宇澄 虞国新 吴飞 钟军满
受保护的技术使用者：无锡先瞳半导体科技有限公司
技术研发日：2021.11.12
技术公布日：2022/3/8