用于半导体模块的底板和用于制造底板的方法与流程

1.本发明涉及一种用于半导体模块的底板以及一种用于制造这种底板的方法。


背景技术：

2.功率半导体模块通常具有一个或多个布置在底板上的半导体衬底。具有多个可控半导体器件(例如igbt)的半导体装置布置在这些衬底中的至少一个衬底上。半导体衬底一般具有电绝缘衬底层(例如陶瓷层)、布置在衬底层的第一侧上的第一导电层(例如金属层)以及布置在衬底层的与第一侧相对置的第二侧上的第二导电层(例如金属层)。可控半导体器件例如布置在第一导电层上。第二导电层通常与底板连接，这就是说，该第二导电层布置在底板与绝缘衬底层之间。
3.在半导体衬底、尤其是第二导电层与底板之间通常布置有焊料层。一方面，该焊料层构造用于将半导体衬底与底板机械地连接。另一方面，通过焊料层也导出在半导体装置的运行期间产生的热量。
4.为了一方面保证半导体衬底与底板之间稳定的机械连接，另一方面保证优化的散热，可以确保焊料层不低于最小厚度且不超过最大厚度。此外，可以确保焊料层在底板的整个面上具有均等的厚度。


技术实现要素：

5.因此，存在对一种底板和一种用于制造底板的方法的需要，借助该底板可以有针对性地调整底板与布置在其上的半导体衬底之间的间距并且因此可以有针对性地调整处于该底板与该半导体衬底之间的焊料层的厚度。
6.用于半导体模块的底板具有至少一个凸起。至少一个凸起与底板一件式地构造。底板具有均等的第一厚度或从边缘区域向中心连续地减小的厚度，该厚度在至少一个凸起中的每个凸起的区域中局部地增加，直至最大第二厚度为止。
7.一种方法，该方法具有底板的制造，该底板具有均等的第一厚度或从边缘区域向中心连续地减小的厚度，并且在至少一个凸起的区域中局部地增加第一厚度，直至最大第二厚度为止，其中，至少一个凸起与底板一件式地构造。
8.一种装置，该装置具有至少一个衬底、连接层和底板，其中，至少一个衬底布置在底板上，并且连接层布置在至少一个衬底与底板之间并将该衬底和该底板相互连接。
附图说明
9.下面基于示例并参考附图来更详细地阐述本发明。在此，相同的附图标记表示相同的元件。附图中的表示不是按比例的。
10.图1示意性示出底板的横截面，该底板具有布置在其上的衬底；
11.图2包括图2a和图2b，示例性示出预先弯曲的底板的横截面，该底板具有布置在其上的衬底；
12.图3示意性示出根据一个示例的底板的横截面；
13.图4示意性示出传统底板的横截面；
14.图5示意性示出根据另一示例的底板的横截面；
15.图6示意性示出根据另一示例的底板的横截面；
16.图7示意性示出根据一个示例的底板的俯视图，该底板具有集成的凸起；以及
17.图8示意性示出根据另一示例的底板的俯视图，该底板具有集成的凸起。
具体实施方式
18.在下面的详细描述中，基于具体的示例来示出可以如何实现本发明。可以理解，除非另有提及，否则在此描述的不同示例的特征可以相互组合。如果将确定的元件称为“第一元件”、“第二元件”等等，则说明“第一”、“第二”等仅用于将不同元件彼此区分开。顺序或计数与该说明无关。这意味着，例如，当“第一元件”不存在时，也可能存在“第二元件”。
19.参考图1，示出半导体衬底10。半导体衬底10具有例如介电绝缘层11、(结构化的)第一导电层111和(结构化的)第二导电层112。第一导电层111布置在介电绝缘层11的第一侧上，并且第二导电层112布置在介电绝缘层11的与第一侧相对置的第二侧上。因此，介电绝缘层11布置在第一导电层111与第二导电层112之间。然而，在此，第二导电层仅是可选的。也可以在介电绝缘层11上仅布置第一导电层111并且完全省去第二导电层112。
20.第一导电层111和第二导电层112中的每个导电层可以由以下材料中的一种材料制成或具有以下材料中的一种材料：铜；铜合金；铝；铝合金；在功率半导体模块的运行期间保持在固体状态中的任何其他金属或任何其他金属合金。半导体衬底10可以是陶瓷衬底，这就是说以下衬底：在该衬底中，介电绝缘层11由陶瓷制成。因此，介电绝缘层11例如可以是薄的陶瓷层。例如，介电绝缘层11的陶瓷可以由以下材料中的一种材料制成或具有以下材料中的一种材料：氧化铝；氮化铝；氧化锆；氮化硅；氮化硼；或任何其他陶瓷。例如，介电绝缘层11可以由以下材料中的一种材料制成或具有以下材料中的一种材料：al2o3，aln或si3n4。例如，半导体衬底10可以是所谓的直接铜键合(英语：direct copper bonding，dcb)衬底、直接铝键合(英语：direct aluminium bonding，dab)衬底、绝缘金属衬底(英语：insulated metal substrat，ims)，或活性金属钎焊(英语：active metal brazing，amb)衬底。例如，半导体衬底10也可以是具有非陶瓷介电绝缘层11的传统印刷电路板(英语：printed circuit board，pcb)。例如，非陶瓷介电绝缘层11可以由硬化树脂制成或具有硬化树脂。
21.进一步参考图1，一个或多个半导体本体20可以布置在半导体衬底10上。半导体衬底10上的半导体本体20中的每个半导体本体可以具有二极管、igbt(具有绝缘栅电极的双极晶体管)、mosfet(金属氧化物半导体场效应晶体管)、jfet(结型场效应晶体管)、hemt(具有高电子迁移率的晶体管)或任何其他合适的可控半导体器件。一个或多个半导体本体20可以在半导体衬底10上形成半导体装置。在图1中，仅示例性示出两个半导体本体20。
22.在图1中示出的第一导电层111是结构化的层。在上下文中，“结构化的层”意味着，第一导电层111不是连贯的层，而是在该层的不同区段之间具有中断。不同的半导体本体20可以布置在第一导电层111的相同区段或不同区段上。第一导电层111的不同区段要么可以
彼此之间不具有电连接，要么可以例如借助键合线彼此电连接。半导体本体20中的每个半导体本体可以借助导电连接层22与半导体衬底10电连接和机械连接。图1示例性示出具有布置在其上的连接层22的半导体衬底10。这种导电连接层22原则上可以是焊接层、由导电粘合剂制成的层或由烧结金属粉末(例如烧结银粉末)制成的层。
23.然而，第一导电层111原则上也可以是连贯的层。第二导电层112(如果存在)可以要么是连贯的层，要么同样是结构化的层。
24.为了将半导体本体20与半导体衬底10连接，将半导体本体20布置在半导体衬底10的表面(上表面)上，其中，连接层22布置在半导体衬底10与半导体本体20之间。半导体衬底10的上表面是第一导电层111的背离介电绝缘层11的表面。半导体本体20可以与半导体衬底10替代地或附加地例如也借助键合线24连接。
25.具有布置在其上的至少一个半导体本体20的半导体衬底10例如可以是功率半导体模块的一部分并且布置在(未示出的)壳体中。
26.半导体衬底10布置在底板30上。底板30例如可以是金属底板。尽管在图1中唯一的半导体衬底10布置在底板30上，但是原则上也可以在相同底板30上布置超过一个半导体衬底10。连接层26布置在半导体衬底10与底板30之间。连接层26将半导体衬底10和底板30彼此机械连接。同样可能的是，连接层26在半导体衬底10与底板30之间建立电连接。例如，连接层26可以是焊接层、由导电粘合剂制成的层或由烧结金属粉末(例如烧结银粉末)制成的层。
27.底板30例如可以布置在冷却体(未示出)上。在半导体装置的运行中通常产生热量。该热量可以通过半导体衬底10、连接层26和底板30导出至冷却体。因此，连接层26和底板30通常具有良好的导热性。
28.为了一方面保证半导体衬底10与底板30之间的稳定的机械连接，另一方面保证良好的导热性，连接层26通常具有不低于确定的最小厚度且不超过确定的最大厚度的厚度。
29.例如，底板30可以具有确定的预曲率(vorkr
ü
mmung)。然而，也可能的是，底板30在与半导体衬底10连接之前具有基本上平坦的第一表面和与该第一表面相对置的弯曲的第二表面(通常也称为d形)。这示例性地在图2中示出。如在图2a中所示，半导体衬底10起初、即在与底板30连接之前可以具有平坦的第一表面和弯曲的第二表面。然而，在与底板30连接(将衬底10压到底板30上)时，半导体衬底10和底板30的先前平坦的第一表面可能由于通常不同的膨胀系数而弯曲(参见图2b)。同时，由于在底板30(尤其是第一表面)中产生的弯曲，底板30的最初弯曲的第二表面可能导致随后基本上平坦的第二表面(参见图2b)。为了在将半导体衬底10与底板30连接时能够有针对性地调整半导体衬底10的曲率和连接层26的厚度，通常设置间距保持件32，该间距保持件布置在底板30与半导体衬底10之间。这些间距保持件32在垂直于底板30的上(第一)表面的方向上具有对应于连接层26的期望厚度的厚度。在此，底板30的上表面是在其上布置有半导体衬底10的表面。
30.然后，可以将半导体衬底10压到间距保持件32中的每个间距保持件上。底板30与半导体衬底10之间的中间空间可以完全由连接层26填充。如此，可以以简单的方式和方法来调整连接层26的厚度。在图2中示出的间距保持件32例如焊接在底板30上或以其他方式和方法与底板30连接(例如借助所谓的线键合)。
31.为了简化整个用于制造半导体模块的方法，根据在图3中示出的示例设置，将间距
保持件直接集成到底板30中。传统的底板30要么连贯地具有相同的厚度，要么该传统的底板具有从边缘区域向中心连续地减小的厚度，如在图2a中示例性示出的那样(所谓的d形)。在此，在垂直于底板30的上表面的方向上测量厚度，其中，底板30的上表面是在其上布置有半导体衬底10的那个表面。在图3中示出的底板30基本上具有均等的厚度d30。然而，底板30具有至少一个凸起34。在至少一个凸起34的区域中，底板30的厚度d34局部地增加。图3中的底板30的凸起34具有与在图2中示出的间距保持件32相同的任务。这就是说，半导体衬底10如此布置在底板30上，使得该半导体衬底放置在凸起34上。凸起34之间的区域以及底板30与半导体衬底26之间的区域以连接层26填充(半导体衬底10和连接层26在图3中未明确示出)。如在图3中示意性地以虚线示出的那样，具有集成的凸起34的底板30可以类似于在图2中示出的底板30那样也具有弯曲的下表面。在这种情况下，底板的厚度d30不是均等的，而是从边缘区域向底板30的中心减小。在至少一个凸起34的区域中，底板30的厚度d34也局部地增加。
32.因此，在图3中示出的示例中的凸起34与底板30一件式地构造。这就是说，凸起34在底板30的制造中直接一起制造，而非随后作为附加的元件施加在底板30上(例如，焊接或借助线键合来施加)。例如，底板30可以具有金属材料，例如铜(cu)或铝(al)。在这种连贯地由唯一材料制成的底板30中，可以容易地制造凸起34，其方式为：在底板30的制造期间在所需的区域中施加更多材料。
33.然而，现如今也非常频繁地使用由多种不同的材料制成的底板30，例如铝-碳化硅底板(alsic底板)。这种底板30在图4中示例性示出。在此，底板30具有由第一材料制成的第一层40和不仅具有第一材料而且具有第二材料的第二层42。在此，第一层40形成在所有侧面完全由第二层42包围的核心。例如，第一层40具有sic(碳化硅)。第一层40可以是多孔层。然后可以借助渗透将第二材料、例如铝(al)引入到该多孔层的表面中。因此，第二层42可以不仅具有sic而且具有al。根据一个示例，在压力下将第二材料引入到多孔层的表面中。
34.在这种底板30中，可以以不同的方式和方法制造至少一个凸起34。如在图5中所示，第一层40例如可以连贯地具有相同的厚度d40(或从边缘区域向中心减小的厚度，参见图2a)。第二层42可以基本上具有第二厚度d42。然而，在凸起34的区域中，第二层42的厚度d422可以局部地增加。这就是说，与在第二层42的其余区域中相比，在凸起34的区域中可以施加更多的第二材料。
35.然而，这仅是一个示例。根据另一示例，第一层40可以基本上具有第三厚度d40(或从边缘区域向中心减小的厚度)。然而，在凸起34的区域中，第一层40的厚度d402可以局部地增加。这就是说，第一层40的厚度d402不是向着层的中心连续地减小，而是具有以下区域：在该区域中，厚度d402短时间地局部增加。第二层42可以如此构造，使得该第二层连贯地具有基本上均等的厚度d42。这在图6中示例性示出。
36.凸起34可以具有圆形形状。一方面，具有圆形形状的凸起34能够容易地制造，另一方面，可以由此避免由于角部或边缘部而对施加在底板30上的半导体衬底10造成的损坏。
37.凸起34可以在其最高部位处具有100μm(微米)至500μm之间的厚度，或150μm与300μm之间的厚度。凸起34的厚度由底板30在凸起34的区域中的最大厚度d34与底板30在底板30的紧挨凸起34的区域中的第一厚度d30之差得出(凸起34的厚度＝d34-d30)，参见图3。
38.如上所述，可以通过凸起34的厚度来调整连接层26的厚度。在将底板30和半导体
衬底10连接之后，连接层26的厚度对应于凸起34的厚度。通过例如100μm或150μm的最小厚度，通常可以保证底板30与半导体衬底10之间足够的机械连接。然而，根据底板30、连接层26和半导体衬底10的不同参数(例如材料、尺寸等)，即使在厚度较低的情况下可能也已经能够建立足够稳定的机械连接，或者可能需要更大的厚度。通过不超过最大厚度，也可以同时保证半导体衬底10与底板30之间的足够的热连接。例如，最大厚度可以是300μm或500μm，然而，根据底板30、连接层26和半导体衬底10的参数(例如材料、尺寸等)，该值也可以选择得更大或更小。
39.如在图7和图8中的俯视图中所示，底板30可以具有矩形或方形的基面。为了保证连接层26的均等厚度，底板30例如可以具有至少两个凸起34。在图7中示出的示例中，凸起34具有伸长的形状。这就是说，凸起34在第一水平方向x上的尺寸显著地小于该凸起在第二水平方向y上的尺寸。例如，这种凸起34在第二水平方向y上可以在底板30的整个长度的至少50％、至少75％或至少90％上在相同方向上延伸。在此，凸起34的长度例如可以取决于待布置在底板30上的半导体衬底10的尺寸。如果将超过一个半导体衬底10布置在底板30上，则凸起34的尺寸、形状和布置可以相应地有偏差。例如，可以针对每个半导体衬底10设置单独的凸起34。如下面参考图8更详细地阐述的那样，凸起34也可以是小得多的或短得多的，并且可以以任何合适的方式和方法布置在底板30上。
40.原则上，设置图7中所示的两个最外部的凸起34可能已经足以保证连接层26的均等厚度。然而，两个外部的凸起34之间中央的另一第三凸起34可以防止将半导体衬底10的中央区域压得例如太靠近底板30。在此，凸起34的数量可以取决于各种因素，例如半导体衬底10的尺寸、材料和厚度。
41.根据图8中示意性示出的另一示例，底板30例如可以具有至少四个凸起34，其中，在底板30的角部中的每个角部的区域中布置凸起34。凸起34可以具有拉长的形状(参见图8)或也可以点状地构造(未示出)。在该示例中，也可以在必要时设置至少一个另外的凸起34，该至少一个另外的凸起例如布置在底板30的中央区域中。在图8中的示例中，中央凸起34十字形地构造。然而，这仅是一个示例。原则上，凸起34的任意其他合适的形状都是可能的。在图7和图8中示出的凸起34的数量和布置也仅是示例性的。因此，凸起34可以比在图7和图8中示出的凸起34更大或更小。此外，凸起原则上可以具有适用于调整半导体衬底10与底板30之间的间距的任一形状。
42.在图7和图8中示出的凸起表示如下这种情况的示例：在该情况下，仅唯一的半导体衬底10布置在底板30上。如果超过一个半导体衬底10布置在唯一的底板30上，则凸起34的数量、形状和布置可以相应地变化。例如，可以针对半导体衬底10中的每个单个半导体衬底设置凸起34，这些凸起分别布置在半导体衬底10的角部的区域中。底板30上的凸起34的尺寸、形状和位置原则上对于本发明无关紧要。

技术特征：
1.一种用于半导体模块的底板(30)，其中，所述底板(30)具有至少一个凸起(34)；所述至少一个凸起(34)与所述底板(30)一件式地构造，并且所述底板(30)要么具有均等的第一厚度(d30)要么具有从边缘区域向中心连续地减小的厚度(d30)，所述厚度在所述至少一个凸起(34)中的每个凸起的区域中局部地增加，直至最大第二厚度(d34)为止。2.根据权利要求1所述的底板(30)，其中，所述底板(30)还具有：第一层(40)，所述第一层具有第一材料；第二层(42)，所述第二层具有所述第一材料和第二材料，其中，所述第二层(42)从所有侧面完全地包围所述第一层(40)。3.根据权利要求2所述的底板(30)，其中，所述第一层(40)要么基本上具有均等的第三厚度(d40)，要么具有从所述第一层(40)的边缘区域向所述第一层(40)的中心连续地减小的厚度(d40)；所述第一层(40)的厚度在所述至少一个凸起(34)的区域中局部地增加，直至最大第四厚度(d402)为止；以及所述第二层(42)具有第五厚度(d42)。4.根据权利要求2所述的底板(30)，其中，所述第一层(40)具有第三厚度(d40)或从边缘区域向中心连续地减小的厚度(d40)；所述第二层(42)基本上具有第四厚度(d42)；以及所述第二层(42)的厚度在所述至少一个凸起(34)的区域中局部地增加，直至最大第五厚度(d422)为止。5.根据权利要求2至4中任一项所述的底板(30)，其中，所述第一材料具有碳化硅；以及所述第二材料具有铝。6.根据以上权利要求中任一项所述的底板(30)，其中，所述至少一个凸起(34)在其最高部位处具有100μm与500μm之间或150μm与300μm之间的最大厚度，其中，所述凸起(34)的最大厚度由最大第二厚度(d34)和所述底板(30)的紧挨相应凸起(34)的第一厚度(d30)之差得出。7.根据以上权利要求中任一项所述的底板(30)，其中，所述底板(30)具有矩形或方形的基面和至少两个凸起(34)。8.根据权利要求7所述的底板(30)，其中，在所述底板(30)的四个角部中的每个角部的区域中布置凸起(34)。9.根据权利要求8所述的底板(30)，其中，所述凸起(34)中的每个凸起具有拉长的形状或点状地构造。10.根据权利要求7所述的底板(30)，其中，所述至少两个凸起(34)中的每个凸起在第一水平方向(x)上具有以下尺寸：所述尺寸比相同凸起(34)在垂直于所述第一水平方向(x)的第二水平方向上的尺寸小得多。11.一种方法，所述方法具有：制造底板(30)，所述底板具有均等的第一厚度(d30)或从边缘区域向中心连续地减小
的厚度(d30)；以及在至少一个凸起(34)的区域中，局部地增加所述第一厚度(d30)，直至最大第二厚度(d34)为止，其中，所述至少一个凸起(34)与所述底板(30)一件式地构造。12.根据权利要求11所述的方法，其中，所述底板(30)的制造具有：制造第一层(40)，所述第一层具有第一材料，其中，所述第一层(40)具有均等的第三厚度(d40)或从边缘区域向中心连续地减小的厚度(d40)；以及制造第二层(42)，所述第二层具有所述第一材料和第二材料，其中，所述第一层(40)形成核心，所述核心在所有侧面完全由所述第二层(42)包围，并且所述第二层(42)具有第四厚度(d42)，所述第四厚度在所述至少一个凸起(34)的区域中局部地增加，直至最大第五厚度(d422)为止。13.根据权利要求11的方法，其中，所述底板(30)的制造具有：制造第一层(40)，所述第一层具有第一材料，其中，所述第一层(40)具有均等的第三厚度(d40)或从边缘区域向中心连续地减小的厚度(d40)，所述厚度在所述至少一个凸起的区域中分别增加，直至最大第四厚度(d402)为止；和制造第二层(42)，所述第二层具有所述第一材料和第二材料，其中，所述第一层(40)形成核心，所述核心在所有侧面完全由所述第二层(42)包围，并且所述第二层(42)连贯地具有第五厚度(d42)。14.根据权利要求12或13所述的方法，其中，所述第二层(42)的制造还具有将所述第二材料引入到所述第一层(40)的多孔的表面中。15.一种装置，所述装置具有：至少一个衬底(10)，连接层(26)；和根据权利要求1至10中任一项所述的底板(30)，其中，所述至少一个衬底(10)布置在所述底板(30)上，并且所述连接层(26)布置在所述至少一个衬底(10)与所述底板(30)之间并且将所述至少一个衬底和所述底板相互连接。

技术总结
本发明涉及一种用于半导体模块的底板(30)，所述底板(30)具有至少一个凸起(34)。所述至少一个凸起(34)与所述底板(30)一件式地构造。所述底板(30)具有均等的第一厚度(d30)或从边缘区域向中心连续地减小的厚度(d30)，所述厚度在所述至少一个凸起(34)中的每个凸起的区域中局部地增加，直至最大第二厚度(d34)为止。(d34)为止。(d34)为止。


技术研发人员：A
受保护的技术使用者：英飞凌科技股份有限公司
技术研发日：2021.08.16
技术公布日：2022/3/8