一种晶体管的测试电路及控制方法与流程

1.本发明涉及半导体测量技术领域，特别是指一种晶体管的测试电路及控制方法。


背景技术：

2.在变流系统中，晶体管应用十分广泛，例如，可以应用于高压变频器、高压静止无功发生器、机车车辆牵引变流器、风力发电变流器中。由于晶体管的应用如此广泛，随之而来的是晶体管的种类、厂家越来越多，因此，对晶体管的性能测试变得尤为重要。
3.在晶体管的产品手册中，用于描述晶体管的性能的参数有静态参数和动态参数，其中，对于静态参数的测量相对简单，但是对于动态参数(例如：开通延时时间tdon、电流上升时间tr、关断延时时间tdoff、电流下降时间tf、开通损耗eon以及关断损耗eoff等)的测试就较为复杂。在目前常见的晶体管测试设备中，为了提升载流能力，母线电容容量一般都设置的比较大，因此在测试过程中无法快速改变母线的电压，针对测试过程中需要改变母线电压的情况，需要等待很长时间才能完成，造成了测试效率低下的问题。


技术实现要素：

4.鉴于现有技术的以上问题，本发明提供一种晶体管的测试电路，可以快速改变测试过程中的母线电压，提高测试效率。
5.为达到上述目的，本发明第一方面提供一种晶体管的测试电路，包括：由至少两条电源子支路并联组成的电源支路；由至少两条电源子支路并联组成的电源支路；由第一二极管和第一开关并联组成的开关支路；由第二二极管、电感和第四开关并联组成的保护支路；待测晶体管；以及第三二极管；其中，所述电源支路的正极端与所述开关支路的负极端连接；所述开关支路的正极端与所述保护电路的负极端连接；所述保护电路的正极端与所述待测晶体管的集电极连接；所述待测晶体管的发射极分别与所述电源支路的负极端、所述第三二极管的负极连接；所述第三二极管的正极与所述电源支路的负极端连接。
6.由上，通过设计由至少两条电源子支路并联组成的电源支路，可以通过改变该至少两条电源子支路的接入状态实现变电压，以模拟测试过程中的母线变电压过程，进而提高测试效率。另外，通过设计第一二极管和第三二极管，可以降低整个测试电路中的寄生电感。
7.作为第一方面一种可能的实现方式，所述电源子支路包括：并联的电源和电容、以及控制所述并联的电源和电容通断的开关。
8.由上，可以通过控制电源子支路中相应的开关来控制该子支路是否接入测试电路中，以实现变电压的目的。
9.作为第一方面一种可能的实现方式，还包括：控制支路，用于控制所述电源支路、所述开关支路、所述保护支路、以及所述待测晶体管的通断；其中，所述控制支路通过控制所述电源子支路中的开关来控制所述电源支路的通断；所述控制支路通过控制所述开关支路中的所述第一开关来控制所述开关支路的通断；所述控制支路通过控制所述保护支路中
的所述第四开关来控制所述保护支路的通断；所述控制支路通过控制所述待测晶体管的栅极来控制所述待测晶体管的通断。
10.由上，该控制支路可以发射控制脉冲，以实现对测试电路中可控器件的控制。
11.作为第一方面一种可能的实现方式，所述控制支路还用于控制所述电源支路中电源的大小。
12.作为第一方面一种可能的实现方式，还包括：在所述至少两条电源子支路中，各电源子支路的电压不同。
13.由上，通过将电源子支路中的电压设为不同的电压，丰富了电压的多样性，可以实现多种电压模式下的测试。
14.本技术第二方面提供一种测试电路的控制方法，所述测试电路包括权利要求1-5任一项所述的电路，其特征在于，所述控制方法包括：控制电源支路中电压较低的电源子支路中的开关闭合、以及控制开关支路中的第一开关闭合；当待测晶体管中集电极电流维持稳定且为0后，控制所述电源支路中电压较低的电源子支路中的开关断开、控制电源支路中电压较高的电源子支路中的开关闭合、以及控制保护支路中的第四开关闭合；当所述待测晶体管中集电极电流再次维持稳定且为0后，控制所述电源支路中电压较高的电源子支路中的开关断开；直到电路稳定后，控制所述开关支路中的第一开关和所述保护支路中的第四开关断开。
15.通过上述控制方法，实现了在不更换器件的情况下，快速对晶体管的变电压测试，提高了测试效率。
16.本发明的这些和其它方面在以下(多个)实施例的描述中会更加简明易懂。
附图说明
17.图1为本发明实施例提供的一种晶体管的测试电路的电路图；
18.图2为本发明实施例提供的测试电路的控制方法中控制时序示意图。
具体实施方式
19.说明书和权利要求书中的词语“第一、第二、第三等”或模块a、模块b、模块c等类似用语，仅用于区别类似的对象，不代表针对对象的特定排序，可以理解地，在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本发明实施例能够以除了在这里图示或描述的以外的顺序实施。
20.在以下的描述中，所涉及的表示步骤的标号，如s110、s120
……
等，并不表示一定会按此步骤执行，在允许的情况下可以互换前后步骤的顺序，或同时执行。
21.说明书和权利要求书中使用的术语“包括”不应解释为限制于其后列出的内容；它不排除其它的元件或步骤。因此，其应当诠释为指定所提到的特征、整体、步骤或部件的存在，但并不排除存在或添加一个或更多其它特征、整体、步骤或部件及其组群。因此，表述“包括装置a和b的设备”不应局限为仅由部件a和b组成的设备。
22.本说明书中提到的“一个实施例”或“实施例”意味着与该实施例结合描述的特定特征、结构或特性包括在本发明的至少一个实施例中。因此，在本说明书各处出现的用语“在一个实施例中”或“在实施例中”并不一定都指同一实施例，但可以指同一实施例。此外，
在一个或多个实施例中，能够以任何适当的方式组合各特定特征、结构或特性，如从本公开对本领域的普通技术人员显而易见的那样。
23.除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。如有不一致，以本说明书中所说明的含义或者根据本说明书中记载的内容得出的含义为准。另外，本文中所使用的术语只是为了描述本发明实施例的目的，不是旨在限制本发明。
24.下面参见各图，对本技术提供的一种晶体管的测试电路进行详细说明。
25.如图1所示，为本技术实施例提供的晶体管的测试电路的电路结构图。在本实施例中，该晶体管的测试电路包括电源支路110、开关支路120、保护支路130、待测晶体管dut以及第三二极管d3。其中，该电源支路110的正极端与开关支路120的负极端连接，开关支路120的正极端与保护电路130的负极端连接，保护电路130的正极端与待测晶体管dut的集电极连接，待测晶体管dut的发射极分别与电源支路110的负极端、第三二极管d3的负极连接；第三二极管d3的正极与电源支路110的负极端连接。其中，晶体管可以为绝缘栅双极型晶体管(insulated gate bipolar transistor，igbt)，还可以为金氧半场效晶体管(metal-oxide-semiconductor field-effect transistor,mosfet)等。
26.在本实施例中，电源支路110包括多条电源子支路111，该多条电源子支路111并联连接。其中，电源子支路111包括并联的电源和电容、以及控制该电源子支路通断的开关，即图1示出的pow1为电源，图1出的c1为电容，电源pow1与电容c1并联后，再与开关k2连接，构成一条电源子支路。同理，电源pow2与电容c2并联后，再与开关k3连接，构成另外一条电源子支路，通过多条这样的电源子支路并联，构成了电源支路110。在本实施例中，可以通过控制各条电源子支路111中的开关来控制该子支路是否接入测试电路，以此来快速改变接入测试电路的电压，从而提高了测试效率。开关支路120包括第一二极管d1和第一开关k1，该第一二极管d1和第一开关k1并联连接，该开关支路120用于控制整个测试电路的通断。保护支路130包括第二二极管d2、电感l以及第四开关k4，该第二二极管d2、电感l和第四开关k4并联连接。
27.在本实施例中，该测试电路还可以包括控制支路140，用于控制电源支路110、开关支路120、保护支路130、以及待测晶体管dut的通断。具体的，控制支路140可以通过控制电源支路110中电源子支路中的开关来控制该电源子支路的通断，例如通过控制图1示出的k2和/或k3来实现对相应电源子支路的控制。控制支路140可以通过控制开关支路120中的第一开关k1来控制开关支路120的通断。控制支路140可以通过控制保护支路130中的第四开关k4来控制保护支路130的通断。控制支路140可以通过控制待测晶体管dut的栅极g来控制待测晶体管dut的通断。
28.应理解，在本实施例中，各电源子支路的电压可以是不同的，也可以是相同的，在本实施例中，将两条电源子支路的电压设置为不同的，例如，将电源pow1设置为500v，将电源pow2设置为1000v。
29.如图2所示，为本技术的一实施例提供的一种测试电路的控制方法，下面结合图2对本实施例中的测试电路的工作原理进行进一步介绍。在本实施例中，测试电路为上述实施例中的晶体管的测试电路，故本实施例不再对电路结构进行详细描述。
30.如图2示出的，k1的控制脉冲对应的波形为上述实施例中所述的开关支路中的第
一开关k1的控制脉冲，k2的控制脉冲对应的波形为上述实施例中电源子支路中开关k2对应的控制脉冲，k3的控制脉冲对应的波形为上述实施例中电源子支路k3对应的控制脉冲，k4的控制脉冲对应的波形为上述实施例中所述的保护支路中的第四开关k4的控制脉冲。dut为上述实施例中待测晶体管dut在不同控制时刻对应的波形，其中包括栅极和发射极之间的电压vge、集电极和发射极之间的电压vce以及集电极的电流ic。在本实施例中，t0为测试开始时刻，此时需要控制开关k2和开关k1闭合。当待测晶体管dut中的电流ic维持稳定且为0后，即图2中的t5时刻，此时控制开关k2断开，控制开关k3闭合并控制开关k4闭合，在后续一段时间内电流ic会持续波动，直到待测晶体管dut中的电流ic再次维持稳定且为0后，即图2中的t8时刻，此时控制开关k3断开。直到电路中各参数均稳定后，完成测试，此时控制开关k1和开关k4断开，即对应图2中t9时刻。
31.基于本技术提供的晶体管的测试电路及控制方法，通过设计由至少两条电源子支路并联组成的电源支路，以通过改变各电源子支路的接入状态来改变测试电路接入电压的变化，从而实现了快速换电压的目的，大幅度提高了测试效率。另外，在本技术的测试电路中还布设了第一二极管和第三二极管，通过设计这两个二极管，降低了测试电路中的寄生电感，以提高测试准确性。
32.注意，上述仅为本发明的较佳实施例及所运用的技术原理。本领域技术人员会理解，本发明不限于这里的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明的构思的情况下，还可以包括更多其他等效实施例，均属于本发明的保护范畴。

技术特征：
1.一种晶体管的测试电路，其特征在于，包括：由至少两条电源子支路并联组成的电源支路；由第一二极管和第一开关并联组成的开关支路；由第二二极管、电感和第四开关并联组成的保护支路；待测晶体管；以及第三二极管；其中，所述电源支路的正极端与所述开关支路的负极端连接；所述开关支路的正极端与所述保护电路的负极端连接；所述保护电路的正极端与所述待测晶体管的集电极连接；所述待测晶体管的发射极分别与所述电源支路的负极端、所述第三二极管的负极连接；所述第三二极管的正极与所述电源支路的负极端连接。2.根据权利要求1所述的电路，其特征在于，所述电源子支路包括：并联的电源和电容、以及控制所述并联的电源和电容通断的开关。3.根据权利要求2所述的电路，其特征在于，还包括：控制支路，用于控制所述电源支路、所述开关支路、所述保护支路、以及所述待测晶体管的通断；其中，所述控制支路通过控制所述电源子支路中的开关来控制所述电源支路的通断；所述控制支路通过控制所述开关支路中的所述第一开关来控制所述开关支路的通断；所述控制支路通过控制所述保护支路中的所述第四开关来控制所述保护支路的通断；所述控制支路通过控制所述待测晶体管的栅极来控制所述待测晶体管的通断。4.根据权利要求3所述的电路，其特征在于，所述控制支路还用于控制所述电源支路中电源的大小。5.根据权利要求1所述的电路，其特征在于，还包括：在所述至少两条电源子支路中，各电源子支路的电压不同。6.一种测试电路的控制方法，所述测试电路包括权利要求1-5任一项所述的电路，其特征在于，所述控制方法包括：控制电源支路中电压较低的电源子支路中的开关闭合、以及控制开关支路中的第一开关闭合；当待测晶体管中集电极电流维持稳定且为0后，控制所述电源支路中电压较低的电源子支路中的开关断开、控制电源支路中电压较高的电源子支路中的开关闭合、以及控制保护支路中的第四开关闭合；当所述待测晶体管中集电极电流再次维持稳定且为0后，控制所述电源支路中电压较高的电源子支路中的开关断开；直到电路稳定后，控制所述开关支路中的第一开关和所述保护支路中的第四开关断开。

技术总结
本申请属于半导体测试领域，具体提供了一种晶体管的测试电路以及该电路的控制方法。其中，该晶体管的测试电路包括：由至少两条电源子支路并联组成的电源支路；由第一二极管和第一开关并联组成的开关支路；由第二二极管、电感和第四开关并联组成的保护支路；待测晶体管；以及第三二极管；其中，电源支路的正极端与开关支路的负极端连接；开关支路的正极端与保护电路的负极端连接；保护电路的正极端与待测晶体管的集电极连接；待测晶体管的发射极分别与电源支路的负极端、第三二极管的负极连接；第三二极管的正极与电源支路的负极端连接。基于本发明提供的技术方案，可以在不更换器件的情况下，快速实现在变母线电压的情况下对晶体管的测试。管的测试。管的测试。


技术研发人员：陈跃俊
受保护的技术使用者：北京华峰测控技术股份有限公司
技术研发日：2021.11.26
技术公布日：2022/3/8