一种风电机组巡检控制电路
1.本发明属于巡检控制技术领域，尤其涉及一种风电机组巡检控制电路。
背景技术：
2.在大型风电站、大型光伏电站、大型变电站等大型电力站场，每日的日常巡检是提早发现故障的必要手段。而当前的巡检方式通常是人为徒步驱车巡检。人为巡检速度慢，效率低，容易漏检，对人员要求和人员成本均较高。
技术实现要素：
3.本发明就是针对上述问题，提供一种风电机组巡检控制电路。
4.为实现上述目的，本发明采用如下技术方案，本发明包括电机控制部分、驱动部分、功率部分、电流检测部分、传感检测部分、fpga控制部分、数据保存部分、接口部分、定位部分、巡检机状态检测部分、单片机控制部分和电源部分，其特征在于电机控制部分的信号传输端口分别与传感检测部分的信号传输端口、电流检测部分的信号传输端口、驱动部分的信号传输端口相连，驱动部分的信号传输端口分别与功率部分的信号传输端口、电流检测部分的信号传输端口、单片机控制部分的信号传输端口相连；fpga控制部分的信号传输端口分别与单片机控制部分的信号传输端口、接口部分的信号传输端口、数据保存部分的信号传输端口相连；单片机控制部分的信号传输端口分别与定位部分的信号传输端口、巡检机状态检测部分的信号传输端口相连；电源部分的电能输出端口分别与电机控制部分的电源端口、驱动部分的电源端口、功率部分的电源端口、电流检测部分的电源端口、传感检测部分的电源端口、fpga控制部分的电源端口、数据保存部分的电源端口、接口部分的电源端口、定位部分的电源端口、巡检机状态检测部分的电源端口、单片机控制部分的电源端口相连。
5.作为一种优选方案，本发明所述电机控制部分包括北向电机控制芯片、南向电机控制芯片、东向电机控制芯片和西向电机控制芯片，北向电机控制芯片、南向电机控制芯片、东向电机控制芯片和西向电机控制芯片相互之间进行信息交互。
6.作为一种优选方案，本发明所述驱动部分包括北向三相桥驱动电路、南向三相桥驱动电路、东向三相桥驱动电路、西向三相桥驱动电路。
7.作为一种优选方案，本发明所述功率部分包括北向三相桥功率电路、南向三相桥功率电路、东向三相桥功率电路、西向三相桥功率电路，北向三相桥功率电路、南向三相桥功率电路、东向三相桥功率电路、西向三相桥功率电路的输入端连接三相电n_u、n_v、n_w。
8.作为一种优选方案，本发明所述电流检测部分包括北向a相b相c相电流检测电路、南向a相b相c相电流检测电路、东向a相b相c相电流检测电路、西向a相b相c相电流检测电路。
9.作为一种优选方案，本发明所述传感检测部分包括北向正交编码器/霍尔传感器
电路、南向正交编码器/霍尔传感器电路、东向正交编码器/霍尔传感器电路、西向正交编码器/霍尔传感器电路。
10.作为另一种优选方案，本发明所述北向电机控制芯片采用stm32f215ret6芯片un、，un的1～4脚分别与+3.3v、n_hall-3、n_hall-2、n_hall-1对应相连，un的5脚分别与晶振y1一端、电容c18一端相连，c18另一端分别与gnd、电容c29一端相连，c29另一端分别与y1另一端、un的6脚相连，un的7～19脚分别与nrst、n_pc0、n_pc1、n_pc2、adcl、gnd、+3.3v、+3.3v、n_pa1、n_pa2、n_pa3、gnd、+3.3v，un的20～23脚分别与n_spi_cs、spi_sck、spi_miso、spi_mosi对应相连，un的24～27脚分别与s1、n_pc5、n_pb0、n_pb1对应相连，un的28脚通过电阻r52接gnd，un的29、30脚分别与n_pb10、n_pb11对应相连，un的31脚通过电容c67接gnd，un的32脚接+3.3v；un的33～36分别与n_pwrgd、n_pwm_ul、n_pwm_vl、n_pwm_wl对应相连，un的40～46分别与n_dc_cal、n_pwm_uh、n_pwm_vh、n_pwm_wh、n_otcw、n_fault、n_swdio对应相连，un的47脚通过电容c45接gnd， un的48～59脚分别与+3.3v、n_swclk、n_cs、n_pc10、n_pc11、n_pc12、n_pd2、n_sclk、n_sdo、n_sdi、n_en_gate、n_qep-i对应相连，un的60脚通过电阻r18接gnd，un的61～64分别与n_qep-b、n_qep-a、gnd、+3.3v对应相连；n_ref通过电阻r1接n_pc0，n_so1通过电阻r2接n_pa1，n_so2通过电阻r4接n_pa2，n_ic_fb通过电阻r7接n_pa3，n_ib_fb通过电阻r11接n_pc1，n_ia_fb通过电阻r15接n_pc2；+3.3v分别与电容c2正极、电容c3～c10一端相连，gnd分别与c2负极、电容c3～c10另一端相连；接插件jlink_u1的1～4脚分别与+3.3v、n_swdio、n_swclk、gnd对应相连。
11.作为另一种优选方案，本发明所述南向电机控制芯片采用stm32f215ret6芯片us，us的1～4脚分别与+3.3v、s_hall-3、s_hall-2、s_hall-1对应相连，us的5脚分别与晶振y2一端、电容c90一端相连，c90另一端分别与gnd、电容c102一端相连，c102另一端分别与y2另一端、us的6脚相连，us的7～19脚分别与nrst、s_pc0、s_pc1、s_pc2、s_pc3、gnd、+3.3v、s_bat_v、s_pa1、s_pa2、s_pa3、gnd、+3.3v，us的20～23脚分别与s_spi_cs、spi_sck、spi_miso、spi_mosi对应相连，us的24～27脚分别与s2、s_pc5、s_pb0、s_pb1对应相连，us的28脚通过电阻r119接gnd，us的29、30脚分别与s_pb10、s_pb11对应相连，us的31脚通过电容c139接gnd，us的32脚接+3.3v；us的33～36分别与s_pwrgd、s_pwm_ul、s_pwm_vl、s_pwm_wl对应相连，us的40～46分别与s_dc_cal、s_pwm_uh、s_pwm_vh、s_pwm_wh、s_otcw、s_fault、s_swdio对应相连，us的47脚通过电容c117接gnd， us的48～59脚分别与+3.3v、s_swclk、s_cs、s_pc10、s_pc11、s_pc12、s_pd2、s_sclk、s_sdo、s_sdi、s_es_gate、s_qep-i对应相连，us的60脚通过电阻r87接gnd，us的61～64分别与s_qep-b、s_qep-a、gnd、+3.3v对应相连；s_ref通过电阻r70接s_pc0，s_so1通过电阻r72接s_pa1，s_so2通过电阻r74接s_pa2，s_ic_fb通过电阻r76接s_pa3，s_ib_fb通过电阻r82接s_pc1，s_ia_fb通过电阻r85接s_pc2；+3.3v分别与电容c74正极、电容c75～c82一端相连，gnd分别与c74负极、电容c75～c82另一端相连；接插件jlisk_u2的1～4脚分别与+3.3v、s_swdio、s_swclk、gnd对应相连。
12.作为另一种优选方案，本发明所述东向电机控制芯片采用stm32f215ret6芯片ue，ue的1～4脚分别与+3.3v、e_hall-3、e_hall-2、e_hall-1对应相连，ue的5脚分别与晶振y3一端、电容c162一端相连，c162另一端分别与gnd、电容c174一端相连，c174另一端分别与y3
另一端、ue的6脚相连，ue的7～19脚分别与nrst、e_pc0、e_pc1、e_pc2、e_pc3、gnd、+3.3v、e_bat_v、e_pa1、e_pa2、e_pa3、gnd、+3.3v，ue的20～23脚分别与e_spi_cs、spi_sck、spi_miso、spi_mosi对应相连，ue的24～27脚分别与s3、e_pc5、e_pb0、e_pb1对应相连，ue的28脚通过电阻r185接gnd，ue的29、30脚分别与e_pb10、e_pb11对应相连，ue的31脚通过电容c211接gnd，ue的32脚接+3.3v；ue的33～36分别与e_pwrgd、e_pwm_ul、e_pwm_vl、e_pwm_wl对应相连，ue的40～46分别与e_dc_cal、e_pwm_uh、e_pwm_vh、e_pwm_wh、e_otcw、e_fault、e_swdio对应相连，ue的47脚通过电容c189接gnd，ue的48～59脚分别与+3.3v、e_swclk、e_cs、e_pc10、e_pc11、e_pc12、e_pd2、e_sclk、e_sdo、e_sdi、e_en_gate、e_qep-i对应相连，ue的60脚通过电阻r153接gnd，ue的61～64分别与e_qep-b、e_qep-a、gnd、+3.3v对应相连；e_ref通过电阻r136接e_pc0，e_so1通过电阻r138接e_pa1，e_so2通过电阻r139接e_pa2，e_ic_fb通过电阻r142接e_pa3，e_ib_fb通过电阻r146接e_pc1，e_ia_fb通过电阻r151接e_pc2；+3.3v分别与电容c146正极、电容c147～c154一端相连，gnd分别与c146负极、电容c147～c154另一端相连；接插件jliek_e1的1～4脚分别与+3.3v、e_swdio、e_swclk、gnd对应相连。
13.作为另一种优选方案，本发明所述西向电机控制芯片采用stm32f215ret6芯片u22，u22的1～4脚分别与+3.3v、w_hall-3、w_hall-2、w_hall-1对应相连，u22的5脚分别与晶振y4一端、电容c234一端相连，c234另一端分别与gnd、电容c246一端相连，c246另一端分别与y4另一端、u22的6脚相连，u22的7～19脚分别与nrst、w_pc0、w_pc1、w_pc2、w_pc3、gnd、+3.3v、+3.3v、w_pa1、w_pa2、w_pa3、gnd、+3.3v，u22的20～23脚分别与w_spi_cs、spi_sck、spi_miso、spi_mosi对应相连，u22的24～27脚分别与s4、w_pc5、w_pb0、w_pb1对应相连，u22的28脚通过电阻r251接gnd，u22的29、30脚分别与w_pb10、w_pb11对应相连，u22的31脚通过电容c283接gnd，u22的32脚接+3.3v；u22的33～36分别与w_pwrgd、w_pwm_ul、w_pwm_vl、w_pwm_wl对应相连，u22的40～46分别与w_dc_cal、w_pwm_uh、w_pwm_vh、w_pwm_wh、w_otcw、w_fault、w_swdio对应相连，u22的47脚通过电容c261接gnd，u22的48～59脚分别与+3.3v、w_swclk、w_cs、w_pc10、w_pc11、w_pc12、w_pd2、w_sclk、w_sdo、w_sdi、w_en_gatw、w_qep-i对应相连，u22的60脚通过电阻r219接gnd，u22的61～64分别与w_qep-b、w_qep-a、gnd、+3.3v对应相连；w_ref通过电阻r202接w_pc0，w_so1通过电阻r204接w_pa1，w_so2通过电阻r205接w_pa2，w_ic_fb通过电阻r208接w_pa3，w_ib_fb通过电阻r214接w_pc1，w_ia_fb通过电阻r217接w_pc2；+3.3v分别与电容c218正极、电容c219～c226一端相连，gnd分别与c218负极、电容c219～c226另一端相连；接插件jlink_u3的1～4脚分别与+3.3v、w_swdio、w_swclk、gnd对应相连。
14.作为另一种优选方案，本发明所述北向三相桥驱动电路采用drv8301dcar芯片u3，u3的1脚通过电阻r14接gnd，u3的2脚分别与电容c16一端、电阻r13一端相连，c16另一端分别与电容c17一端、gnd相连，c17另一端接r13另一端；u3的3脚分别与电阻r5一端、电阻r16一端相连，r16另一端接gnd，r5一端另一端分别与+3.3v、电容c13一端、电容c14一端、电阻r8一端、电阻r9一端、电阻r10一端相连，电容c13另一端、电容c14另一端接gnd，r8另一端分别与电阻r31一端、u3的6脚相连，r9另一端分别与电阻r21一端、u3的5脚相连，r10另一端分
别与电阻r19一端、u3的4脚相连，r19另一端接n_pwrgd，r21另一端接n_otcw，r31另一端接n_fault；u3的7脚接gnd，u3的8脚通过电阻r32接n_cs，u3的9脚通过电阻r34接n_sdi，u3的10脚通过电阻r35接n_sdo，u3的11脚通过电阻r36接n_sclk，u3的12脚分别与排阻r38的16脚、电阻r60一端相连，u3的13脚通过电容c40接gnd，u3的14脚通过电容c42接u3的15脚，u3的16脚分别与r38的15脚、电阻r61一端相连，u3的17脚分别与r38的14脚、电阻r63一端相连，u3的18脚分别与r38的13脚、电阻r64一端相连，u3的19脚分别与r38的12脚、电阻r65一端相连，u3的20脚分别与r38的11脚、电阻r66一端相连，u3的21脚分别与r38的10脚、电阻r67一端相连，u3的22脚分别与r38的9脚、电阻r68一端相连；r38的1～8脚分别与n_dc_cal、n_en_gate、n_pwm_uh、n_pwm_ul、n_pwm_vh、n_pwm_vl、n_pwm_wh、n_pwm_wl对应相连；u3的23脚通过电容c57接gnd，u3的24脚分别与n_ref、电容c66一端相连，u3的25脚分别与n_so1、电容c65一端相连，u3的26脚分别与n_so2、电容c64一端相连，u3的27脚通过电容c68分别与gnd、r60另一端、r61另一端、r63～r68另一端、c64～c66另一端、u3的57脚、电容c69负极，电容c70～c72一端相连，c69正极分别与c70～c72另一端、bat+、u3的29脚相连，u3的30～35脚分别与n_sp2d、n_sn2d、n_sp1d、n_sn1d、n_sl_c、n_gl_c对应相连，u3的36脚分别与n_sh_c、电容c46一端相连，c46另一端接u3的38脚，u3的37脚接n_gh_c，u3的39脚接n_sl_b，u3的40脚接n_gl_b，u3的41脚分别与n_sh_b、电容c43一端相连，u3的42脚接n_gh_b，u3的43脚接c43另一端，u3的44脚接n_sl_a，u3的45脚接n_gl_a，u3的46脚分别与n_sh_a、电容c35一端相连，u3的47脚接n_gh_a，u3的48脚接c35另一端，u3的49脚接+3.3v，u3的50脚分别与u3的51脚、电容c31一端、二极管d1阴极、电感l1一端相连，l1另一端分别与电容c36一端、电容c37一端、+5v1相连，c37另一端分别与c36另一端、d1阳极、gnd相连，u3的52脚接电容c31另一端，u3的53、54脚接bat+，u3的56脚通过电容c19接gnd。
15.作为另一种优选方案，本发明所述南向三相桥驱动电路采用drv8301dcar芯片u10，u10的1脚通过电阻r83接gnd，u10的2脚分别与电容c88一端、电阻r81一端相连，c88另一端分别与电容c89一端、gnd相连，c89另一端接r81另一端；u10的3脚分别与电阻r84一端、电阻r73一端相连，r84另一端接gnd，r73一端另一端分别与+3.3v、电容c85一端、电容c86一端、电阻r77一端、电阻r78一端、电阻r79一端相连，电容c85另一端、电容c86另一端接gnd，r77另一端分别与电阻r100一端、u10的6脚相连，r78另一端分别与电阻r96一端、u10的5脚相连，r79另一端分别与电阻r88一端、u10的4脚相连，r88另一端接s_pwrgd，r96另一端接s_otcw，r100另一端接s_fault；u10的7脚接gnd，u10的8脚通过电阻r101接s_cs，u10的9脚通过电阻r103接s_sdi，u10的10脚通过电阻r104接s_sdo，u10的11脚通过电阻r105接s_sclk，u10的12脚分别与排阻r107的16脚、电阻r127一端相连，u10的13脚通过电容c113接gnd，u10的14脚通过电容c115接u10的15脚，u10的16脚分别与r107的15脚、电阻r128一端相连，u10的17脚分别与r107的14脚、电阻r129一端相连，u10的18脚分别与r107的13脚、电阻r130一端相连，u10的19脚分别与r107的12脚、电阻r131一端相连，u10的20脚分别与r107的11脚、电阻r132一端相连，u10的21脚分别与r107的10脚、电阻r133一端相连，u10的22脚分别与r107的9脚、电阻r134一端相连；r107的1～8脚分别与s_dc_cal、s_en_gate、s_pwm_uh、s_pwm_ul、s_pwm_vh、s_pwm_vl、s_pwm_wh、s_pwm_wl对应相连；
u10的23脚通过电容c130接gnd，u10的24脚分别与s_ref、电容c138一端相连，u10的25脚分别与s_so1、电容c137一端相连，u10的26脚分别与s_so2、电容c136一端相连，u10的27脚通过电容c140分别与gnd、r127另一端、r128另一端、r129～r134另一端、c136～c138另一端、u10的57脚、电容c141负极，电容c142～c144一端相连，c141正极分别与c142～c144另一端、bat+、u10的29脚相连，u10的30～35脚分别与s_sp2d、s_sn2d、s_sp1d、s_sn1d、s_sl_c、s_gl_c对应相连，u10的36脚分别与s_sh_c、电容c118一端相连，c118另一端接u10的38脚，u10的37脚接s_gh_c，u10的39脚接s_sl_b，u10的40脚接s_gl_b，u10的41脚分别与s_sh_b、电容c116一端相连，u10的42脚接s_gh_b，u10的43脚接c116另一端，u10的44脚接s_sl_a，u10的45脚接s_gl_a，u10的46脚分别与s_sh_a、电容c107一端相连，u10的47脚接s_gh_a，u10的48脚接c107另一端，u10的49脚接+3.3v，u10的50脚分别与u10的51脚、电容c103一端、二极管d2阴极、电感l2一端相连，l2另一端分别与电容c108一端、电容c109一端、+5v2相连，c109另一端分别与c108另一端、d2阳极、gnd相连，u10的52脚接电容c103另一端，u10的53、54脚接bat+，u10的56脚通过电容c91接gnd。
16.作为另一种优选方案，本发明所述东向三相桥驱动电路采用drv8301dcar芯片u16，u16的1脚通过电阻r149接gnd，u16的2脚分别与电容c160一端、电阻r148一端相连，c160另一端分别与电容c161一端、gnd相连，c161另一端接r148另一端；u16的3脚分别与电阻r150一端、电阻r140一端相连，r150另一端接gnd，r140一端另一端分别与+3.3v、电容c157一端、电容c158一端、电阻r143一端、电阻r144一端、电阻r145一端相连，电容c157另一端、电容c158另一端接gnd，r143另一端分别与电阻r166一端、u16的6脚相连，r144另一端分别与电阻r162一端、u16的5脚相连，r145另一端分别与电阻r154一端、u16的4脚相连，r154另一端接e_pwrgd，r162另一端接e_otcw，r166另一端接e_fault；u16的7脚接gnd，u16的8脚通过电阻r167接e_cs，u16的9脚通过电阻r169接e_sdi，u16的10脚通过电阻r170接e_sdo，u16的11脚通过电阻r171接e_sclk，u16的12脚分别与排阻r173的16脚、电阻r193一端相连，u16的13脚通过电容c185接gnd，u16的14脚通过电容c187接u16的15脚，u16的16脚分别与r173的15脚、电阻r194一端相连，u16的17脚分别与r173的14脚、电阻r195一端相连，u16的18脚分别与r173的13脚、电阻r196一端相连，u16的19脚分别与r173的12脚、电阻r197一端相连，u16的20脚分别与r173的11脚、电阻r198一端相连，u16的21脚分别与r173的10脚、电阻r199一端相连，u16的22脚分别与r173的9脚、电阻r200一端相连；r173的1～8脚分别与e_dc_cal、e_en_gate、e_pwm_uh、e_pwm_ul、e_pwm_vh、e_pwm_vl、e_pwm_wh、e_pwm_wl对应相连；u16的23脚通过电容c202接gnd，u16的24脚分别与e_ref、电容c210一端相连，u16的25脚分别与e_so1、电容c209一端相连，u16的26脚分别与e_so2、电容c208一端相连，u16的27脚通过电容c212分别与gnd、r193另一端、r194另一端、r195～r200另一端、c208～c210另一端、u16的57脚、电容c213负极，电容c214～c216一端相连，c213正极分别与c214～c216另一端、bat+、u16的29脚相连，u16的30～35脚分别与e_sp2d、e_sn2d、e_sp1d、e_sn1d、e_sl_c、e_gl_c对应相连，u16的36脚分别与e_eh_c、电容c190一端相连，c190另一端接u16的38脚，u16的37脚接e_gh_c，u16的39脚接e_sl_b，u16的40脚接e_gl_b，u16的41脚分别与e_sh_b、电容c188一端相连，u16的42脚接e_gh_b，u16的43脚接c188另一端，u16的44脚接e_sl_a，u16的45脚接e_gl_a，u16的46脚分别与e_sh_a、电容c179一端相连，u16的47脚接e_
gh_a，u16的48脚接c179另一端，u16的49脚接+3.3v，u16的50脚分别与u16的51脚、电容c175一端、二极管d3阴极、电感l3一端相连，l3另一端分别与电容c180一端、电容c181一端、+5v3相连，c180另一端分别与c181另一端、d3阳极、gnd相连，u16的52脚接电容c175另一端，u16的53、54脚接bat+，u16的56脚通过电容c163接gnd。
17.作为另一种优选方案，本发明所述西向三相桥驱动电路采用drv8301dcar芯片u23，u23的1脚通过电阻r215接gnd，u23的2脚分别与电容c232一端、电阻r213一端相连，c232另一端分别与电容c233一端、gnd相连，c233另一端接r213另一端；u23的3脚分别与电阻r216一端、电阻r206一端相连，r216另一端接gnd，r206另一端分别与+3.3v、电容c229一端、电容c230一端、电阻r209一端、电阻r210一端、电阻r211一端相连，电容c229另一端、电容c230另一端接gnd，r209另一端分别与电阻r232一端、u23的6脚相连，r210另一端分别与电阻r228一端、u23的5脚相连，r211另一端分别与电阻r220一端、u23的4脚相连，r220另一端接w_pwrgd，r228另一端接w_otcw，r232另一端接w_fault；u23的7脚接gnd，u23的8脚通过电阻r233接w_cs，u23的9脚通过电阻r235接w_sdi，u23的10脚通过电阻r236接w_sdo，u23的11脚通过电阻r237接w_sclk，u23的12脚分别与排阻r239的16脚、电阻r259一端相连，u23的13脚通过电容c257接gnd，u23的14脚通过电容c259接u23的15脚，u23的16脚分别与r239的15脚、电阻r260一端相连，u23的17脚分别与r239的14脚、电阻r261一端相连，u23的18脚分别与r239的13脚、电阻r262一端相连，u23的19脚分别与r239的12脚、电阻r263一端相连，u23的20脚分别与r239的11脚、电阻r264一端相连，u23的21脚分别与r239的10脚、电阻r265一端相连，u23的22脚分别与r239的9脚、电阻r266一端相连；r239的1～8脚分别与w_dc_cal、w_en_gate、w_pwm_uh、w_pwm_ul、w_pwm_vh、w_pwm_vl、w_pwm_wh、w_pwm_wl对应相连；u23的23脚通过电容c274接gnd，u23的24脚分别与w_rwf、电容c282一端相连，u23的25脚分别与w_so1、电容c281一端相连，u23的26脚分别与w_so2、电容c280一端相连，u23的27脚通过电容c284分别与gnd、r259另一端、r260另一端、r261～r266另一端、c280～c282另一端、u23的57脚、电容c285负极，电容c286～c288一端相连，c285正极分别与c286～c288另一端、bat+、u23的29脚相连，u23的30～35脚分别与w_sp2d、w_sn2d、w_sp1d、w_sn1d、w_sl_c、w_gl_c对应相连，u23的36脚分别与w_sh_c、电容c262一端相连，c262另一端接u23的38脚，u23的37脚接w_gh_c，u23的39脚接w_sl_b，u23的40脚接w_gl_b，u23的41脚分别与w_sh_b、电容c260一端相连，u23的42脚接w_gh_b，u23的43脚接c260另一端，u23的44脚接w_sl_a，u23的45脚接w_gl_a，u23的46脚分别与w_sh_a、电容c251一端相连，u23的47脚接w_gh_a，u23的48脚接c251另一端，u23的49脚接+3.3v，u23的50脚分别与u23的51脚、电容c247一端、二极管d4阴极、电感l4一端相连，l4另一端分别与电容c252一端、电容c253一端、+5v4相连，c252另一端分别与c253另一端、d4阳极、gnd相连，u23的52脚接电容c247另一端，u23的53、54脚接bat+，u23的56脚通过电容c235接gnd。
18.作为另一种优选方案，本发明所述北向三相桥功率电路包括ncep60t12ak管q1～q7、q9～q13，q1的d端分别与bat+、q2～q6的d端、电阻r45一端、电容c20～c21一端、c22～c24正极、c25～c28一端相连，电容c20～c21另一端、c22～c24负极、c25～c28另一端接gnd；q1的g端分别与电阻r22一端、q2的g端相连，r22另一端接n_gh_a，q3的g端分别与电阻r23一端、q4的g端相连，r23另一端接n_gh_b，q5的g端分别与电阻r24一端、q6的g端相
连，r24另一端接n_gh_c；q1的s端分别与n_sh_a、q2的s端、p2、q7的d端、q9的d端相连，q7的g端分别与电阻r41一端、q9的g端相连，r41另一端接n_gl_a，q7的s端分别与n_sl_a、q9的s端、电阻r53一端、电阻r49一端、电容c60一端相连，r49另一端接n_sn1d，c60另一端分别与电阻r58一端、r53另一端、gnd相连，r58另一端接n_sp1d；q3的s端分别与n_sh_b、q4的s端、p3、q10的d端、q11的d端相连，q10的g端分别与电阻r43一端、q11的g端相连，r43另一端接n_gl_b，q10的s端分别与n_sl_b、q11的s端、电阻r54一端、电阻r50一端、电容c61一端相连，r50另一端接n_sn2d，c61另一端分别与电阻r59一端、r54另一端、gnd相连，r59另一端接n_sp2d；q5的s端分别与n_sh_c、q6的s端、p4、q12的d端、q13的d端相连，q12的g端分别与电阻r44一端、q13的g端相连，r44另一端接n_gl_c，q12的s端分别与n_sl_c、q13的s端、电阻r48一端、电阻r55一端、电容c62一端相连，r48另一端接n_sn3d，c62另一端分别与电阻r57一端、r55另一端、gnd相连，r57另一端接n_sp3d；r45另一端分别与n_bat_v、电阻r51一端、电容c59一端相连，r51另一端分别与gnd、c59另一端相连。
19.作为另一种优选方案，本发明所述南向三相桥功率电路包括ncep60t12ak管q14～q25，q14的d端分别与bat+、q15～q19的d端、电阻r45一端、电容c92～c93一端、c94～c96正极、c97～c100一端相连，电容c92～c93另一端、c94～c96负极、c97～c100另一端接gnd；q14的g端分别与电阻r97一端、q15的g端相连，r97另一端接s_gh_a，q16的g端分别与电阻r98一端、q17的g端相连，r98另一端接s_gh_b，q18的g端分别与电阻r99一端、q19的g端相连，r99另一端接s_gh_c；q14的s端分别与s_sh_a、q15的s端、p8、q20的d端、q21的d端相连，q20的g端分别与电阻r109一端、q21的g端相连，r109另一端接s_gl_a，q20的s端分别与s_sl_a、q21的s端、电阻r116一端、电阻r120一端、电容c132一端相连，r116另一端接s_sn1d，c132另一端分别与电阻r125一端、r120另一端、gnd相连，r125另一端接s_sp1d；q16的s端分别与s_sh_b、q17的s端、p9、q22的d端、q23的d端相连，q22的g端分别与电阻r110一端、q23的g端相连，r110另一端接s_gl_b，q22的s端分别与s_sl_b、q23的s端、电阻r117一端、电阻r121一端、电容c133一端相连，r117另一端接s_sn2d，c133另一端分别与电阻r126一端、r121另一端、gnd相连，r126另一端接s_sp2d；q18的s端分别与s_sh_c、q19的s端、p10、q24的d端、q25的d端相连，q24的g端分别与电阻r111一端、q25的g端相连，r111另一端接s_gl_c，q24的s端分别与s_sl_c、q25的s端、电阻r115一端、电阻r122一端、电容c134一端相连，r115另一端接s_sn3d，c134另一端分别与电阻r124一端、r122另一端、gnd相连，r124另一端接s_sp3d；r112另一端分别与s_bat_v、电阻r118一端、电容c131一端相连，r118另一端分别与gnd、c131另一端相连。
20.作为另一种优选方案，本发明所述东向三相桥功率电路包括ncep60t12ak管q26～q37，q26的d端分别与bat+、q27～q31的d端、电阻r178一端、电容c164～c165一端、c166～c168正极、c169～c172一端相连，电容c164～c165另一端、c166～c168负极、c169～c172另一端接gnd；
q26的g端分别与电阻r163一端、q27的g端相连，r163另一端接e_gh_a，q28的g端分别与电阻r164一端、q29的g端相连，r164另一端接e_gh_b，q30的g端分别与电阻r165一端、q31的g端相连，r165另一端接e_gh_c；q26的s端分别与e_sh_a、q27的s端、p14、q32的d端、q33的d端相连，q32的g端分别与电阻r175一端、q33的g端相连，r175另一端接e_gl_a，q32的s端分别与e_sl_a、q33的s端、电阻r181一端、电阻r186一端、电容c204一端相连，r181另一端接e_sn1d，c204另一端分别与电阻r190一端、r186另一端、gnd相连，r190另一端接e_sp1d；q28的s端分别与e_sh_b、q29的s端、p15、q34的d端、q35的d端相连，q34的g端分别与电阻r176一端、q35的g端相连，r176另一端接e_gl_b，q34的s端分别与e_sl_b、q35的s端、电阻r183一端、电阻r187一端、电容c205一端相连，r183另一端接e_sn2d，c205另一端分别与电阻r192一端、r187另一端、gnd相连，r192另一端接e_sp2d；q30的s端分别与e_sh_c、q31的s端、p16、q36的d端、q37的d端相连，q36的g端分别与电阻r177一端、q37的g端相连，r177另一端接e_gl_c，q36的s端分别与e_sl_c、q37的s端、电阻r182一端、电阻r188一端、电容c206一端相连，r182另一端接e_sn3d，c206另一端分别与电阻r191一端、r188另一端、gnd相连，r191另一端接e_sp3d；r178另一端分别与e_bat_v、电阻r184一端、电容c203一端相连，r184另一端分别与gnd、c203另一端相连。
21.作为另一种优选方案，本发明所述西向三相桥功率电路包括ncwp60t12ak管q38～q49，q38的d端分别与bat+、q39～q43的d端、电阻r229一端、电容c236～c237一端、c238～c240正极、c241～c244一端相连，电容c236～c237另一端、c238～c240负极、c241～c244另一端接gnd；q38的g端分别与电阻r229一端、q39的g端相连，r229另一端接w_gh_a，q40的g端分别与电阻r230一端、q41的g端相连，r230另一端接w_gh_b，q42的g端分别与电阻r231一端、q43的g端相连，r231另一端接w_gh_c；q38的s端分别与w_sh_a、q39的s端、p20、q44的d端、q45的d端相连，q44的g端分别与电阻r241一端、q45的g端相连，r241另一端接w_gl_a，q44的s端分别与w_sl_a、q45的s端、电阻r247一端、电阻r252一端、电容c276一端相连，r247另一端接w_sn1d，c276另一端分别与电阻r256一端、r252另一端、gnd相连，r256另一端接w_sp1d；q40的s端分别与w_sh_b、q41的s端、p21、q46的d端、q47的d端相连，q46的g端分别与电阻r242一端、q47的g端相连，r242另一端接w_gl_b，q46的s端分别与w_sl_b、q47的s端、电阻r249一端、电阻r253一端、电容c277一端相连，r249另一端接w_sn2d，c277另一端分别与电阻r258一端、r253另一端、gnd相连，r258另一端接w_sp2d；q42的s端分别与w_sh_c、q43的s端、p22、q48的d端、q49的d端相连，q48的g端分别与电阻r143一端、q49的g端相连，r243另一端接w_gl_c，q48的s端分别与w_sl_c、q49的s端、电阻r248一端、电阻r254一端、电容c278一端相连，r248另一端接w_sn3d，c278另一端分别与电阻r257一端、r254另一端、gnd相连，r257另一端接w_sp3d；r244另一端分别与w_bat_v、电阻r250一端、电容c275一端相连，r250另一端分别与gnd、c275另一端相连。
22.作为另一种优选方案，本发明所述北向a相b相c相电流检测电路包括ad8605芯片
u1、u6、u8，u1的3脚分别与电阻r3一端、电阻r6一端相连，r3另一端接1.65v，r6另一端分别与n_sl_a、电容c12一端相连，c12另一端分别与gnd、电阻r12一端相连，r12另一端分别与电阻r17一端、u1的4脚相连，r17另一端接n_ia_fb，u1的5脚分别与3.3v、电容c1一端、电容c11一端相连，c1另一端分别与gnd、c11另一端相连，u1的1脚分别与电容c15一端、n_ia_fb相连，c15另一端分别与gnd、u1的2脚相连；u6的3脚分别与电阻r20一端、电阻r33一端相连，r20另一端接1.65v，r33另一端分别与n_sl_b、电容c34一端相连，c34另一端分别与gnd、电阻r37一端相连，r37另一端分别与电阻r40一端、u6的4脚相连，r40另一端接n_ib_fb，u6的5脚分别与3.3v、电容c32一端、电容c33一端相连，c32另一端分别与gnd、c33另一端相连，u6的1脚分别与电容c38一端、n_ib_fb相连，c38另一端分别与gnd、u6的2脚相连；u8的3脚分别与电阻r47一端、电阻r46一端相连，r46另一端接1.65v，r47另一端分别与n_sl_c、电容c55一端相连，c55另一端分别与gnd、电阻r56一端相连，r56另一端分别与电阻r69一端、u8的4脚相连，r69另一端接n_ic_fb，u8的5脚分别与3.3v、电容c47一端、电容c54一端相连，c47另一端分别与gnd、c54另一端相连，u8的1脚分别与电容c63一端、n_ic_fb相连，c63另一端分别与gnd、u8的2脚相连。
23.作为另一种优选方案，本发明所述南向a相b相c相电流检测电路包括ad8605芯片u9、u12、u14，u9的3脚分别与电阻r75一端、电阻r71一端相连，r71另一端接1.65v，r75另一端分别与s_sl_a、电容c84一端相连，c84另一端分别与gnd、电阻r80一端相连，r80另一端分别与电阻r86一端、u9的4脚相连，r86另一端接s_ia_fb，u9的5脚分别与3.3v、电容c73一端、电容c83一端相连，c73另一端分别与gnd、c83另一端相连，u9的1脚分别与电容c87一端、s_ia_fb相连，c87另一端分别与gnd、u9的2脚相连；u12的3脚分别与电阻r102一端、电阻r95一端相连，r95另一端接1.65v，r102另一端分别与s_sl_b、电容c106一端相连，c106另一端分别与gnd、电阻r106一端相连，r106另一端分别与电阻r108一端、u12的4脚相连，r108另一端接s_ib_fb，u12的5脚分别与3.3v、电容c104一端、电容c105一端相连，c104另一端分别与gnd、c105另一端相连，u12的1脚分别与电容c112一端、s_ib_fb相连，c112另一端分别与gnd、u12的2脚相连；u14的3脚分别与电阻r114一端、电阻r113一端相连，r113另一端接1.65v，r114另一端分别与s_sl_c、电容c129一端相连，c129另一端分别与gnd、电阻r123一端相连，r123另一端分别与电阻r135一端、u14的4脚相连，r135另一端接s_ic_fb，u14的5脚分别与3.3v、电容c119一端、电容c127一端相连，c127另一端分别与gnd、c119另一端相连，u14的1脚分别与电容c135一端、s_ic_fb相连，c135另一端分别与gnd、u14的2脚相连。
24.作为另一种优选方案，本发明所述东向a相b相c相电流检测电路包括ad8605芯片u15、u18、u20，u15的3脚分别与电阻r137一端、电阻r141一端相连，r137另一端接1.65v，r141另一端分别与e_sl_a、电容c156一端相连，c156另一端分别与gnd、电阻r147一端相连，r147另一端分别与电阻r152一端、u15的4脚相连，r152另一端接e_ia_fb，u15的5脚分别与3.3v、电容c145一端、电容c155一端相连，c145另一端分别与gnd、c155另一端相连，u15的1脚分别与电容c159一端、e_ia_fb相连，c159另一端分别与gnd、u15的2脚相连；u18的3脚分别与电阻r161一端、电阻r168一端相连，r161另一端接1.65v，r168另一端分别与e_sl_b、电容c178一端相连，c178另一端分别与gnd、电阻r172一端相连，r172另
一端分别与电阻r174一端、u18的4脚相连，r174另一端接e_ib_fb，u18的5脚分别与3.3v、电容c176一端、电容c177一端相连，c176另一端分别与gnd、c177另一端相连，u18的1脚分别与电容c184一端、e_ib_fb相连，c184另一端分别与gnd、u18的2脚相连；u20的3脚分别与电阻r180一端、电阻r179一端相连，r179另一端接1.65v，r180另一端分别与e_sl_c、电容c201一端相连，c201另一端分别与gnd、电阻r189一端相连，r189另一端分别与电阻r201一端、u20的4脚相连，r201另一端接e_ic_fb，u20的5脚分别与3.3v、电容c191一端、电容c199一端相连，c191另一端分别与gnd、c199另一端相连，u20的1脚分别与电容c207一端、e_ic_fb相连，c207另一端分别与gnd、u20的2脚相连。
25.作为另一种优选方案，本发明所述西向a相b相c相电流检测电路包括ad8605芯片u21、u25、u27，u21的3脚分别与电阻r203一端、电阻r207一端相连，r203另一端接1.65v，r207另一端分别与w_sl_a、电容c228一端相连，c228另一端分别与gnd、电阻r212一端相连，r212另一端分别与电阻r218一端、u21的4脚相连，r218另一端接w_ia_fb，u21的5脚分别与3.3v、电容c217一端、电容c227一端相连，c217另一端分别与gnd、c227另一端相连，u21的1脚分别与电容c231一端、w_ia_fb相连，c231另一端分别与gnd、u21的2脚相连；u25的3脚分别与电阻r234一端、电阻r227一端相连，r227另一端接1.65v，r234另一端分别与w_sl_b、电容c250一端相连，c250另一端分别与gnd、电阻r238一端相连，r238另一端分别与电阻r240一端、u25的4脚相连，r240另一端接w_ib_fb，u25的5脚分别与3.3v、电容c248一端、电容c249一端相连，c248另一端分别与gnd、c249另一端相连，u25的1脚分别与电容c256一端、w_ib_fb相连，c256另一端分别与gnd、u25的2脚相连；u27的3脚分别与电阻r246一端、电阻r245一端相连，r245另一端接1.65v，r246另一端分别与w_sl_c、电容c273一端相连，c273另一端分别与gnd、电阻r255一端相连，r255另一端分别与电阻r267一端、u27的4脚相连，r267另一端接w_ic_fb，u27的5脚分别与3.3v、电容c263一端、电容c271一端相连，c263另一端分别与gnd、c271另一端相连，u27的1脚分别与电容c279一端、w_ic_fb相连，c279另一端分别与gnd、u27的2脚相连。
26.作为另一种优选方案，本发明所述北向正交编码器/霍尔传感器电路包括sn74lvc3g17芯片u4、u7，u4的4脚分别与gnd、电容c30一端相连，c30另一端分别与+3.3v、u4的8脚相连，u4的7、5、2脚分别与n_qep-a、n_qep-b、n_qep-i对应相连，u4的6脚分别与电阻r27一端、接插件p1的3脚、电容c50一端相连，u4的3脚分别与电阻r26一端、接插件p1的2脚、电容c49一端相连，u4的1脚分别与电阻r25一端、接插件p1的1脚、电容c48一端相连，p1的4脚分别与+5v、电容c39一端、电容c41一端相连，c39另一端分别与gnd、c41另一端、p1的5脚相连；u7的4脚分别与gnd、电容c44一端相连，c44另一端分别与+3.3v、u7的8脚相连，u7的7、5、2脚分别与n_hall-1、n_hall-2、n_hall-3对应相连，u7的6脚分别与电阻r30一端、接插件p6的3脚、电容c53一端相连，u7的3脚分别与电阻r29一端、接插件p6的2脚、电容c52一端相连，u7的1脚分别与电阻r28一端、接插件p6的1脚、电容c51一端相连，p6的4脚分别与+5v、电容c56一端、电容c58一端相连，c56另一端分别与gnd、c58另一端、p6的5脚相连；r25～r30另一端接5v，c48～c53接gnd。
27.作为另一种优选方案，本发明所述南向正交编码器/霍尔传感器电路包括sn74lvc3g17芯片u11、u13，u11的4脚分别与gnd、电容c101一端相连，c101另一端分别与+
3.3v、u11的8脚相连，u11的7、5、2脚分别与s_qep-a、s_qep-b、s_qep-i对应相连，u11的6脚分别与电阻r91一端、接插件p7的3脚、电容c122一端相连，u11的3脚分别与电阻r90一端、接插件p7的2脚、电容c121一端相连，u11的1脚分别与电阻r89一端、接插件p7的1脚、电容c120一端相连，p7的4脚分别与+5v、电容c110一端、电容c111一端相连，c110另一端分别与gnd、c111另一端、p7的5脚相连；u13的4脚分别与gnd、电容c114一端相连，c114另一端分别与+3.3v、u13的8脚相连，u13的7、5、2脚分别与s_hall-1、s_hall-2、s_hall-3对应相连，u13的6脚分别与电阻r94一端、接插件p11的3脚、电容c125一端相连，u13的3脚分别与电阻r93一端、接插件p11的2脚、电容c124一端相连，u13的1脚分别与电阻r92一端、接插件p11的1脚、电容c123一端相连，p11的4脚分别与+5v、电容c126一端、电容c128一端相连，c126另一端分别与gnd、c128另一端、p11的5脚相连；r89～r94另一端接5v，c120～c125接gnd。
28.作为另一种优选方案，本发明所述东向正交编码器/霍尔传感器电路包括sn74lvc3g17芯片u17、u19，u17的4脚分别与gnd、电容c173一端相连，c173另一端分别与+3.3v、u17的8脚相连，u17的7、5、2脚分别与e_qep-a、e_qep-b、e_qep-i对应相连，u17的6脚分别与电阻r157一端、接插件p13的3脚、电容c194一端相连，u17的3脚分别与电阻r156一端、接插件p13的2脚、电容c193一端相连，u17的1脚分别与电阻r155一端、接插件p13的1脚、电容c192一端相连，p13的4脚分别与+5v、电容c182一端、电容c183一端相连，c182另一端分别与gnd、c183另一端、p13的5脚相连；u19的4脚分别与gnd、电容c186一端相连，c186另一端分别与+3.3v、u19的8脚相连，u19的7、5、2脚分别与e_hall-1、e_hall-2、e_hall-3对应相连，u19的6脚分别与电阻r160一端、接插件p17的3脚、电容c197一端相连，u19的3脚分别与电阻r159一端、接插件p17的2脚、电容c196一端相连，u19的1脚分别与电阻r158一端、接插件p17的1脚、电容c195一端相连，p17的4脚分别与+5v、电容c198一端、电容c200一端相连，c198另一端分别与gnd、c200另一端、p17的5脚相连；r155～r160另一端接5v，c192～c197接gnd。
29.作为另一种优选方案，本发明所述西向正交编码器/霍尔传感器电路包括sn74lvc3g17芯片u24、u26，u24的4脚分别与gnd、电容c245一端相连，c245另一端分别与+3.3v、u24的8脚相连，u24的7、5、2脚分别与w_qep-a、w_qep-b、w_qep-i对应相连，u24的6脚分别与电阻r223一端、接插件p19的3脚、电容c266一端相连，u24的3脚分别与电阻r222一端、接插件p19的2脚、电容c265一端相连，u24的1脚分别与电阻r221一端、接插件p19的1脚、电容c264一端相连，p19的4脚分别与+5v、电容c254一端、电容c255一端相连，c254另一端分别与gnd、c255另一端、p19的5脚相连；u26的4脚分别与gnd、电容c258一端相连，c258另一端分别与+3.3v、u26的8脚相连，u26的7、5、2脚分别与w_hall-1、w_hall-2、w_hall-3对应相连，u26的6脚分别与电阻r226一端、接插件p23的3脚、电容c269一端相连，u26的3脚分别与电阻r225一端、接插件p23的2脚、电容c268一端相连，u26的1脚分别与电阻r224一端、接插件p23的1脚、电容c267一端相连，p23的4脚分别与+5v、电容c272一端、电容c270一端相连，c272另一端分别与gnd、c270另一端、p23的5脚相连；
r221～r226另一端接5v，c264～c269接gnd。
30.作为另一种优选方案，本发明所述fpga控制部分包括主控芯片部分、第一存储部分、第二存储部分、晶振部分和jtag接口，主控芯片部分分别与第一存储部分、第二存储部分、晶振部分和jtag接口相连。
31.作为另一种优选方案，本发明所述主控芯片部分采用ep4ce10f17c8芯片u28，u28的r4、t4、t3、r3、t5、r5、t6、r6、t7、r7、p8、n8、t8、r8、t2引脚分别与sdram_clk、sdram_d13、sdram_d13、sdram_d0、sdram_d12、sdram_d2、sdram_d11、sdram_d3、sdram_d10、sdram_d4、sdram_d8、sdram_d7、sdram_d9、sdram_d6、sdram_d15对应相连，u28的k5、l4、j1、j2、l6、k6、j6、k1、k2、l1、l2、l3、n1、n2、p1、p2引脚分别与u2_pd0、u2_pd1、u2_pd2、u2_pd3、u2_pd4、u2_pd5、u2_pd6、u2_pd7、u2_pd8、u2_pd9、u2_pd10、u2_pd11、u2_pd12、u2_pd13、u2_pd14、u2_pd15对应相连，u28的c1、h2脚分别与epcs_asdo、epcs_data0对应相连，u28的b16、c16脚分别与i2c1_sda、i2c1_scl对应相连，u28的n13、m12、l12、k12、 j14、j12、j16、j15、 k16、 k15、l16、l15、n16、n15、p16、r16脚分别与hdmi_cec_a、hdmi_hpd、sd_d0、sd_d1、sd_d2、sd_d3、sd_cmd、sd_clk、hdmi_tx2_n、hdmi_tx2_p、hdmi_tx1_n、hdmi_tx1_p、hdmi_tx0_n、hdmi_tx0_p、hdmi_txc_n、hdmi_txc_p对应相连，u28的n11、m10、t9、r9、l9、m9、n9、p9、p11、t10、r10、t11、r11、t12、r12、t13、r13、 r14、 t15、t14、p14、n12、m11脚分别与sdram_a3、sdram_dm0、sdram_d1、sdram_cke、sdram_we、sdram_dm1、sdram_a2、sdram_a9、sdram_a0、sdram_a8、sdram_cas、sdram_a7、sdram_ras、sdram_a6、sdram_cs、sdram_a5、sdram_ba0、sdram_ba1、sdram_a10、sdram_a4、sdram_a1、sdram_a11、sdram_a12对应相连，u28的e3、g3、k3、m3、t1、p7、p4、p10、p13、t16、k14、m14、e14、g14、a16、c10、c13、a1、c4、c7脚接+3.3v，u28的g10、g6、g7、g8、g9、h11、h6、k7、n4、d13脚接+1.2v，u28的l5、f12脚接+2.5v；u28的h8、h7、h16、h15、h10、g4、g13、e4、e2、e13、d7、d10、c5、c12、b2、b15、h9、j10、j7、j8、j9、k13、k4、m13、m4、n10、n7、p12、p5、r15、r2、m5、e12接gnd，u28的h14脚通过电阻r275分别与+3.3v、电阻r280一端、电阻r281一端相连，u28的h1脚接epcs_clk，u28的h13脚分别与u28的g12脚、电阻r279一端、gnd、电阻r282一端相连，u28的h12脚分别与+2.5v、电阻r283一端、电阻r284一端相连，u28的j3脚接r279另一端，u28的h5脚接r280另一端，u28的f4脚接r281另一端，u28的h3脚分别与r282另一端、jtag_tck相连，u28的h4脚分别与电阻r283另一端、jtag_tdi相连，u28的j4脚接jtag_tdo，u28的j5脚分别与jtag_tms、r284另一端相连；u28的e1、m15脚分别与fpga_clk、nrst对应相连。
32.作为另一种优选方案，本发明所述第一存储部分采用w25q64芯片u32，u32的1～8脚分别与flash_nce、epcs_data0、+3.3v、gnd、epcs_asdo、epcs_clk、+3.3v、+3.3v对应相连。
33.作为另一种优选方案，本发明所述第二存储部分采用mt48lc16m16a2b4芯片u29，u29的23～26、29～34、22、35、36、20、21、18、17、16脚分别与sdram_a0、sdram_a1、sdram_a2、sdram_a3、sdram_a4、sdram_a5、sdram_a6、sdram_a7、sdram_a8、sdram_a9、sdram_a10、sdram_a11、sdram_a12、sdram_ba0、sdram_ba1、sdram_ras、sdram_cas、sdram_we对应相连，u29的6、12、46、52、28、41、54脚接gnd，u29的1、14、27、39、43、49脚接+3.3v，u29的2、4、5、7、8、10、11、13、42、44、45、47、48、50、51、53分别与sdram_d0、sdram_d1、sdram_d2、sdram_d3、sdram_d4、sdram_d5、sdram_d6、sdram_d7、sdram_d8、sdram_d9、sdram_d10、sdram_d11、
sdram_d12、sdram_d13、sdram_d14、sdram_d15对应相连。
34.作为另一种优选方案，本发明所述+3.3v分别与电容c297～c306一端、电容c309～c328一端相连，c297～c306另一端、c309～c328另一端接gnd，+1.2v分别与电容 c329～c338一端相连，c329～c338另一端接gnd。
35.作为另一种优选方案，本发明所述晶振部分采用32.768khz晶振y5，y5的4脚接vcc，y5的2脚接gnd，y5的3脚接fpga_clk。
36.作为另一种优选方案，本发明所述jtag接口采用10脚接口j2，j2的1、3、5、9脚分别与jtag_tck、jtag_tdo、jtag_tms、jtag_tdi对应相连，j2的2、10脚接gnd，j2的4脚接+2.5v。
37.作为另一种优选方案，本发明所述数据保存部分包括128g_sd卡sd1，sd1的1～8脚分别与sd_d2、sd_d3、sd_cmd、+3.3v、sd_clk、gnd、sd_d0、sd_d1对应相连；+3.3v分别与电阻r268一端、电阻r269一端、电阻r270一端、电容c289一端、电阻r271一端、电阻r272一端相连，r268另一端、r269另一端、r270另一端、c289另一端、r271另一端、r272另一端分别与sd_d2、sd_d3、sd_cmd、gnd、sd_d0、sd_d1对应相连。
38.作为另一种优选方案，本发明所述接口部分包括srv05-4芯片u30、u31，u30的1～4、6脚分别与hdmi_datan2_cn、gnd、hdmi_datap2_cn、hdmi_datap1_cn、hdmi_datan1_cn对应相连，u31的1～4、6脚分别与hdmi_clkn_cn、gnd、hdmi_clkp_cn、hdmi_datap0_cn、hdmi_datan0_cn对应相连；i2c1_sda分别与电阻r277一端、2sk3018管q50的2脚相连，r277另一端分别与+3.3v、q50的1脚相连，q50的3脚分别与电阻r278一端、ddc_sda相连，r278另一端接+5v；i2c1_scl分别与电阻r285一端、2sk3018管q51的2脚相连，r285另一端分别与+3.3v、q51的1脚相连，q51的3脚分别与电阻r286一端、ddc_scl相连，r286另一端接+5v；hdmi_cec_a分别与电阻r289一端、2sk3018管q52的2脚相连，r289另一端分别与+3.3v、q52的1脚相连，q52的3脚分别与电阻r290一端、hdmi_cec_con相连，r286另一端接+5v；hdmi_hpd分别与电阻r288一端、电阻r287一端相连，r288另一端接gnd，r287另一端接hdmi_hpd_con；atom010130010052_hdmi_19p接插件j1的1脚分别与hdmi_datap2_cn、电容c290一端相连，c290另一端接hdmi_tx2_p，j1的2脚分别与j1的5脚、j1的8脚、j1的11脚、j1的17脚、gnd相连；j1的3脚分别与hdmi_datan2_cn、电容c291一端相连，c291另一端接hdmi_tx2_n；j1的4脚分别与hdmi_datap1_cn、电容c292一端相连，c292另一端接hdmi_tx1_p；j1的6脚分别与hdmi_datan1_cn、电容c293一端相连，c293另一端接hdmi_tx1_n；j1的7脚分别与hdmi_datap0_cn、电容c294一端相连，c294另一端接hdmi_tx0_p；j1的9脚分别与hdmi_datan0_cn、电容c295一端相连，c295另一端接hdmi_tx0_n；j1的10脚分别与hdmi_clkp_cn、电容c296一端相连，c296另一端接hdmi_txc_p；j1的12脚分别与hdmi_clkn_cn、电容c307一端相连，c307另一端接hdmi_txc_n；j1的13脚分别与hdmi_cec_con、电阻r274一端、esd5b5.0st1g管tvs4一端相连，r274另一端接+3.3v，tvs4另一端接gnd；j1的14脚接nc0；j1的15脚分别与hdmi_scl_con、ddc_scl、esd5b5.0st1g管tvs3一端相连，tvs3另一端接gnd；j1的16脚分别与hdmi_sda_con、ddc_sda、esd5b5.0st1g管tvs2一端相连，tvs2另一端接gnd；j1的18脚分别与+5v、esd5b5.0st1g管tvs1一端、esd5b5.0st1g管tvs5一端、电容c308
一端相连，tvs1另一端、tvs5另一端、c308另一端接gnd；j1的19脚分别与hdmi_hpd_con、esd5b5.0st1g管tvs6一端、电阻r276一端相连，tvs6另一端、r276另一端接gnd。
39.作为另一种优选方案，本发明所述定位部分包括1级定位部分、2级定位部分、3级定位部分。
40.作为另一种优选方案，本发明所述2级定位部分采用dw1000芯片u5，u5的3脚分别与电容c351一端、晶振y6一端相连，c351另一端分别与gnd、电容c350一端相连，c350另一端分别与y6另一端、u5的4脚相连；u5的5脚通过电阻r304分别与gnd、电容c353一端、电容c355一端相连，c353另一端接u5的6脚，c355另一端接u5的7脚，u5的8脚分别与电阻r308一端、电容c359一端相连，r308另一端通过电容c362分别与电容c366一端、c359另一端、u5的9脚相连，c366另一端接gnd；u5的10脚通过电容c360接gnd，u5的11脚分别与电容c364一端、电阻r311一端、电容c363一端相连，c364另一端接gnd，r311另一端通过电容c367分别与c363另一端、u5的12脚相连；u5的15脚接+3.3v，u5的16脚通过电容c373接变压器t1副边一端，t1副边另一端通过电容c390接u5的17脚，t1副边中心抽头接gnd，t1原边一端接gnd，t1原边另一端接sma-ke接头j4；u5的18、19脚接+3.3v，u5的20脚通过电容c385接gnd，u5的21～24脚分别与u2_pe0、gnd、u2_pe1、u5_spi_cs对应相连；u5的25～27、31～36脚分别与+3.3v、电容c361一端、nest、电容c354一端、gnd、u2_pe5、u2_pe4、u2_pe3、u2_pe2对应相连，c361另一端、c354另一端接gnd；u5的39～41脚分别与spi_mosi、spi_miso、spi_clk对应相连，u5的43脚接gnd，u5的44脚通过电容c342分别与gnd、电阻r294一端相连，r294另一端分别与u5的45脚、u2_pe6相连，u5的46脚接gnd，u5的48脚通过电容c344接gnd；+3.3v分别与电容c374～c384一端相连，c374～c384另一端接gnd。
41.作为另一种优选方案，本发明所述3级定位部分包括max44009芯片u34、u36、u37、u39、u42，u34的vcc脚分别与+3.3v、电容c341一端相连，c341另一端分别与gnd、u34的gnd脚、u34的ad脚相连，u34的int脚接gnd，u34的scl脚分别与u2_pb8、电阻r292一端相连，r292另一端分别与+3.3v、电阻r291一端相连，r291另一端分别与u34的sda脚、u2_pb7相连；u36的vcc脚分别与+3.3v、电容c348一端相连，c348另一端分别与gnd、u36的gnd脚、u36的ad脚相连，u36的int脚接gnd，u36的scl脚分别与u2_pb6、电阻r297一端相连，r297另一端分别与+3.3v、电阻r296一端相连，r296另一端分别与u36的sda脚、u2_pb5相连；u37的vcc脚分别与+3.3v、电容c356一端相连，c356另一端分别与gnd、u37的gnd脚、u37的ad脚相连，u37的int脚接gnd，u37的scl脚分别与u2_pb4、电阻r303一端相连，r303另一端分别与+3.3v、电阻r302一端相连，r302另一端分别与u37的sda脚、u2_pb3相连；u39的vcc脚分别与+3.3v、电容c365一端相连，c365另一端分别与gnd、u39的gnd脚、u39的ad脚相连，u39的int脚接gnd，u39的scl脚分别与u2_pb1、电阻r310一端相连，r310另一端分别与+3.3v、电阻r309一端相连，r309另一端分别与u39的sda脚、u2_pb0相连；u42的vcc脚分别与+3.3v、电容c389一端相连，c389另一端分别与gnd、u42的gnd脚、u42的ad脚相连，u42的int脚接gnd，u42的scl脚分别与u2_pa8、电阻r321一端相连，r321另一端分别与+3.3v、电阻r320一端相连，r320另一端分别与u42的sda脚、u2_pa15相连。
42.作为另一种优选方案，本发明所述1级定位部分采用s1216芯片u40，u40的3脚接发
光二极管e5阴极，e5阳极通过电阻r313接+3.3v，u40的10脚分别与u40的12脚、gnd、sma连接件j3的2脚，j3的1脚接u40的11脚，u40的13脚分别与gnd、电容c368一端、电容c369一端、电容c370一端相连，c368另一端分别与c369另一端、c370另一端、电阻r315一端、电阻r314一端、二极管d10阳极、u40的23脚、+3.3v相连，r315另一端分别与u40的18脚、u2_pa12相连，r314另一端分别与u40的19脚、u2_pa11相连，d10阴极通过电阻r312接u40的22脚，u40的24脚接gnd。
43.作为另一种优选方案，本发明还包括无线充电接收电路包括线圈t2，t2一端分别与二极管d5～d8的阳极相连，d5～d8的阴极通过电感l5分别与电容c345正极、电容c346正极、vcc1、p75n75管q8的漏极相连，t2另一端分别与c345负极、c346负极、gnd相连；q8的栅极分别与电阻r39一端、电阻r42一端相连，r39另一端分别与acpl-t350芯片op2的6、7脚相连，op2的8脚接+15v1，op2的2脚通过电阻r62接u2_pe5，op2的3脚接gnd，op2的5脚分别与gnd1、电阻r42另一端、 q8的源极、mur3060管d9阴极、电感l6一端相连，l6另一端分别与电容c349正极、电容c347正极、bat+相连，d9阳极分别与c349负极、c347负极、gnd相连。
44.作为另一种优选方案，本发明所述巡检机状态检测部分包括led指示部分、flash部分、wifi部分和飞控模块。
45.作为另一种优选方案，本发明所述led指示部分包括电阻r298、r299、r300、r301，r298一端接u2_pc10，r298另一端通过发光二极管e1接gnd；r299一端接u2_pc11，r299另一端通过发光二极管e2接gnd；r300一端接u2_pc12，r300另一端通过发光二极管e3接gnd；r301一端接u2_pc13，r301另一端通过发光二极管e4接gnd。
46.作为另一种优选方案，本发明所述flash部分采用w25q128jvsiqtr芯片u38，u38的1～6脚分别与u2_pc2、u2_pc3、+3.3v、gnd、u2_pc5、u2_pc4对应相连，u38的7脚分别与u38的8脚、+3.3v、电容c357一端相连，c357另一端接gnd。
47.作为另一种优选方案，本发明所述wifi部分采用esp8266芯片u43，u43的1脚通过电阻r316接+3.3v，u43的3脚通过电阻r319接u2_pc9，u43的5、6、7脚分别与spi_clk、spi_miso、spi_ mosi对应相连，u43的8脚分别与+3.3v、电容c386一端、电容c387正极、电容c388正极相连，c386另一端分别与gnd、c387负极、c388负极相连，u43的9、10、15、16脚分别与gnd、u2_pc8、电阻r318一端、电阻r317一端相连，r318另一端接u2_pc6，r317另一端接u2_pc7。
48.作为另一种优选方案，本发明所述飞控模块采用atk-f405芯片u64，u64的1～10脚分别与gnd、s1、s2、s3、s4、cur、gnd、+5v、u2_pb10、+3.3v对应相连。
49.其次，本发明所述单片机控制部分采用stm32f407vgt6芯片u2，u2的23～32脚分别与u5_spi_cs spi、n_spi_cs、s_spi_cs、e_spi_cs、w_spi_cs、spi_sck、spi_miso、spi_mosi对应相连，u2的67～77脚分别与u2_pa8、u2_pa10、u2_pa9、u2_pa11、u2_pa12、tms、tck、u2_pa15对应相连，u2的35～37脚分别与u2_pb0、u2_pb1、u2_boot1对应相连，u2的89～96脚分别与u2_pb3、u2_pb4、u2_pb5、u2_pb6、u2_pb7、u2_pb8、u2_pb9对应相连，u2的47、48脚分别与u2_pb10、u2_pb11对应相连，u2的51～54脚分别与u2_pb12、u2_pb13、u2_pb14、u2_pb15对应相连；u2的15～18脚分别与u2_pc0、u2_pc1、u2_pc2、u2_pc3对应相连，u2的33、34脚分别
与u2_pc4、u2_pc5对应相连，u2的63～66脚分别与u2_pc6、u2_pc7、u2_pc8、u2_pc9对应相连，u2的78～80、7脚分别与u2_pc10、u2_pc11、u2_pc12、u2_pc13对应相连，u2的8脚分别与晶振y7一端、电容c405一端相连，y7另一端分别与u2的9脚、电容c404一端相连，c404另一端分别与gnd、c405另一端相连，u2的81～88脚分别与u2_pd0、u2_pd1、u2_pd2、u2_pd3、u2_pd4、u2_pd5、u2_pd6、u2_pd7对应相连，u2的55～62脚分别与u2_pd8、u2_pd9、u2_pd10、u2_pd11、u2_pd12、u2_pd13、u2_pd14、u2_pd15对应相连；u2的97、98、1～5、38～46脚分别与u2_pe0、u2_pe1、u2_pe2、u2_pe3、u2_pe4、u2_pe5、u2_pe6、u2_pe7、u2_pe8、u2_pe9、u2_pe10、u2_pe11、u2_pe12、u2_pe13、u2_pe14、u2_pe15对应相连；u2的94、14分别与u2_boot0、nrst对应相连，u2的49脚通过电容c422分别与gnd、电容c423一端相连，c423另一端接u2的73脚，u2的13脚分别与电容c420一端、晶振y8一端相连，c420另一端分别与gnd、电容c421一端相连，c421另一端分别与晶振y8另一端、u2的12脚相连；+3.3v通过电阻r326分别与nrst、开关sw1一端、电容c399一端相连，sw1另一端分别与c399另一端、gnd相连；接插件p25的1～4脚分别与+3.3v、tms、tck、gnd对应相连，u2_boot0通过电阻r327分别与gnd、电阻r328一端相连，r328另一端接u2_boot1；+3.3v分别与电容c408～c416一端相连，c408～c416另一端接gnd。
50.另外，本发明所述电源部分包括lm2576芯片u44、cja1117b芯片u47、rt8096chgj5芯片u46、rt8096chgj5芯片u48，u44的1脚分别与bat+、电容c391一端、电容c392正极相连，c391另一端分别与c392另一端、u44的3脚、u44的5脚、二极管d11正极、电容c394负极、电容c395一端、gnd相连，d11负极分别与u44的2脚、电感l8一端相连，l8另一端分别与c394正极、u44的4脚、c395另一端、+5v相连；u47的vin脚分别与+5v、电容c400正极、电容c401正极相连，c400负极分别与gnd、c400负极、c401负极、u47的gnd脚、电容c402负极、电容c403一端相连，u47的vout脚分别与c402正极、c403另一端、+3.3v、电阻r339一端相连，r339另一端分别与+1.65v、电阻r340一端相连，r340另一端接gnd；u46的4脚分别与u46的1脚、vcc、电容c397一端、电容c398正极相连，c397另一端分别与gnd、c398负极、u46的2脚、电阻r325一端、电容c396负极相连，r325另一端分别与u46的5脚、电阻r324一端、电容c393一端相连，c393另一端分别与电感l7一端、r324另一端、+2.5v、c396正极相连，l7另一端接u46的3脚；u48的4脚分别与u48的1脚、vcc、电容c418一端、电容c419正极相连，c418另一端分别与gnd、c419负极、u48的2脚、电阻r332一端、电容c417负极相连，r332另一端分别与u48的5脚、电阻r331一端、电容c407一端相连，c407另一端分别与电感l9一端、r331另一端、+1.2v、c417正极相连，l9另一端接u48的3脚；p26分别与电容c406一端、二极管d12阴极、电阻r329一端、bat+相连，p27分别与电容c406另一端、二极管d12阳极、电阻r330一端、gnd相连，r330另一端分别与r329另一端、adc1相连。
51.本发明有益效果。
52.本发明通过各部分的相互配合，可通过无人机替代人工巡检，巡检效率高、可靠性
高。
附图说明
53.下面结合附图和具体实施方式对本发明做进一步说明。本发明保护范围不仅局限于以下内容的表述。
54.图1是本发明电路原理框图。
55.图2～图5是本发明电机控制部分电路原理图。
56.图6～图9是本发明驱动部分电路原理图。
57.图10～图13是本发明功率部分电路原理图。
58.图14～图17是本发明电流检测部分电路原理图。
59.图18～图21是本发明传感检测部分电路原理图。
60.图22、图23是本发明fpga控制部分电路原理图。
61.图24是本发明数据保存部分、接口部分电路原理图。
62.图25～图27是本发明定位部分电路原理图。
63.图28是本发明巡检机状态检测部分电路原理图。
64.图29～图32是本发明单片机控制部分电路原理图。
65.图33、图34是本发明电源部分电路原理图。
66.图35是四轴飞行器电机控制原理图。
具体实施方式
67.如图所示，本发明包括电机控制部分、驱动部分、功率部分（功率部分是将驱动部分的信号，功率放大进行对电机的控制，驱动部分是将cpu的信号放大到推动功率部分电路的等级；功率部分是将该驱动信号放大驱动电机的等级）、电流检测部分、传感检测部分（霍尔传感器检测电流；检测流过电机该相的电流，控制功率和防止过流。同时通过编码器对电机的检测，达到精确的控制）、fpga控制部分、数据保存部分、接口部分、定位部分、巡检机状态检测部分、单片机控制部分和电源部分，其特征在于电机控制部分的信号传输端口分别与传感检测部分的信号传输端口、电流检测部分的信号传输端口、驱动部分的信号传输端口相连，驱动部分的信号传输端口分别与功率部分的信号传输端口、电流检测部分的信号传输端口、单片机控制部分的信号传输端口相连；fpga控制部分的信号传输端口分别与单片机控制部分的信号传输端口、接口部分的信号传输端口、数据保存部分的信号传输端口相连；单片机控制部分的信号传输端口分别与定位部分的信号传输端口、巡检机状态检测部分的信号传输端口相连；电源部分的电能输出端口分别与电机控制部分的电源端口、驱动部分的电源端口、功率部分的电源端口、电流检测部分的电源端口、传感检测部分的电源端口、fpga控制部分的电源端口、数据保存部分的电源端口、接口部分的电源端口、定位部分的电源端口、巡检机状态检测部分的电源端口、单片机控制部分的电源端口相连。
68.所述电机控制部分（控制无刷直流电机；1、通过cpu打出驱动无刷直流电机的3相控制电平，即无刷电机的驱动控制；2、通过4统一控制4只无刷直流电机的转速、方向来控制
飞行方向高度的飞行控制）包括北向电机控制芯片、南向电机控制芯片、东向电机控制芯片和西向电机控制芯片，北向电机控制芯片、南向电机控制芯片、东向电机控制芯片和西向电机控制芯片相互之间进行信息交互。
69.所述驱动部分包括北向三相桥驱动电路、南向三相桥驱动电路、东向三相桥驱动电路、西向三相桥驱动电路。
70.所述功率部分包括北向三相桥功率电路、南向三相桥功率电路、东向三相桥功率电路、西向三相桥功率电路，北向三相桥功率电路、南向三相桥功率电路、东向三相桥功率电路、西向三相桥功率电路的输入端连接三相电u、v、w。
71.所述电流检测部分包括北向a相b相c相电流检测电路、南向a相b相c相电流检测电路、东向a相b相c相电流检测电路、西向a相b相c相电流检测电路。
72.所述传感检测部分包括北向正交编码器/霍尔传感器电路、南向正交编码器/霍尔传感器电路、东向正交编码器/霍尔传感器电路、西向正交编码器/霍尔传感器电路。
73.所述北向电机控制芯片采用stm32f215ret6芯片un、，un的1～4脚分别与+3.3v、n_hall-3、n_hall-2、n_hall-1对应相连，un的5脚分别与晶振y1一端、电容c18一端相连，c18另一端分别与gnd、电容c29一端相连，c29另一端分别与y1另一端、un的6脚相连，un的7～19脚分别与nrst、n_pc0、n_pc1、n_pc2、adcl、gnd、+3.3v、+3.3v、n_pa1、n_pa2、n_pa3、gnd、+3.3v，un的20～23脚分别与n_spi_cs、spi_sck、spi_miso、spi_mosi对应相连，un的24～27脚分别与s1、n_pc5、n_pb0、n_pb1对应相连，un的28脚通过电阻r52接gnd，un的29、30脚分别与n_pb10、n_pb11对应相连，un的31脚通过电容c67接gnd，un的32脚接+3.3v；un的33～36分别与n_pwrgd、n_pwm_ul、n_pwm_vl、n_pwm_wl对应相连，un的40～46分别与n_dc_cal、n_pwm_uh、n_pwm_vh、n_pwm_wh、n_otcw、n_fault、n_swdio对应相连，un的47脚通过电容c45接gnd， un的48～59脚分别与+3.3v、n_swclk、n_cs、n_pc10、n_pc11、n_pc12、n_pd2、n_sclk、n_sdo、n_sdi、n_en_gate、n_qep-i对应相连，un的60脚通过电阻r18接gnd，un的61～64分别与n_qep-b、n_qep-a、gnd、+3.3v对应相连；n_ref通过电阻r1接n_pc0，n_so1通过电阻r2接n_pa1，n_so2通过电阻r4接n_pa2，n_ic_fb通过电阻r7接n_pa3，n_ib_fb通过电阻r11接n_pc1，n_ia_fb通过电阻r15接n_pc2；+3.3v分别与电容c2正极、电容c3～c10一端相连，gnd分别与c2负极、电容c3～c10另一端相连；接插件jlink_u1的1～4脚分别与+3.3v、n_swdio、n_swclk、gnd对应相连。
74.所述南向电机控制芯片采用stm32f215ret6芯片us，us的1～4脚分别与+3.3v、s_hall-3、s_hall-2、s_hall-1对应相连，us的5脚分别与晶振y2一端、电容c90一端相连，c90另一端分别与gnd、电容c102一端相连，c102另一端分别与y2另一端、us的6脚相连，us的7～19脚分别与nrst、s_pc0、s_pc1、s_pc2、s_pc3、gnd、+3.3v、s_bat_v、s_pa1、s_pa2、s_pa3、gnd、+3.3v，us的20～23脚分别与s_spi_cs、spi_sck、spi_miso、spi_mosi对应相连，us的24～27脚分别与s2、s_pc5、s_pb0、s_pb1对应相连，us的28脚通过电阻r119接gnd，us的29、30脚分别与s_pb10、s_pb11对应相连，us的31脚通过电容c139接gnd，us的32脚接+3.3v；us的33～36分别与s_pwrgd、s_pwm_ul、s_pwm_vl、s_pwm_wl对应相连，us的40～46分别与s_dc_cal、s_pwm_uh、s_pwm_vh、s_pwm_wh、s_otcw、s_fault、s_swdio对应相连，us的47脚通过电容c117接gnd， us的48～59脚分别与+3.3v、s_swclk、s_cs、s_pc10、s_pc11、s_pc12、s_pd2、s_sclk、s_sdo、s_sdi、s_es_gate、s_qep-i对应相连，us的60脚通过电阻r87接
gnd，us的61～64分别与s_qep-b、s_qep-a、gnd、+3.3v对应相连；s_ref通过电阻r70接s_pc0，s_so1通过电阻r72接s_pa1，s_so2通过电阻r74接s_pa2，s_ic_fb通过电阻r76接s_pa3，s_ib_fb通过电阻r82接s_pc1，s_ia_fb通过电阻r85接s_pc2；+3.3v分别与电容c74正极、电容c75～c82一端相连，gnd分别与c74负极、电容c75～c82另一端相连；接插件jlisk_u2的1～4脚分别与+3.3v、s_swdio、s_swclk、gnd对应相连。
75.所述东向电机控制芯片采用stm32f215ret6芯片ue，ue的1～4脚分别与+3.3v、e_hall-3、e_hall-2、e_hall-1对应相连，ue的5脚分别与晶振y3一端、电容c162一端相连，c162另一端分别与gnd、电容c174一端相连，c174另一端分别与y3另一端、ue的6脚相连，ue的7～19脚分别与nrst、e_pc0、e_pc1、e_pc2、e_pc3、gnd、+3.3v、e_bat_v、e_pa1、e_pa2、e_pa3、gnd、+3.3v，ue的20～23脚分别与e_spi_cs、spi_sck、spi_miso、spi_mosi对应相连，ue的24～27脚分别与s3、e_pc5、e_pb0、e_pb1对应相连，ue的28脚通过电阻r185接gnd，ue的29、30脚分别与e_pb10、e_pb11对应相连，ue的31脚通过电容c211接gnd，ue的32脚接+3.3v；ue的33～36分别与e_pwrgd、e_pwm_ul、e_pwm_vl、e_pwm_wl对应相连，ue的40～46分别与e_dc_cal、e_pwm_uh、e_pwm_vh、e_pwm_wh、e_otcw、e_fault、e_swdio对应相连，ue的47脚通过电容c189接gnd，ue的48～59脚分别与+3.3v、e_swclk、e_cs、e_pc10、e_pc11、e_pc12、e_pd2、e_sclk、e_sdo、e_sdi、e_en_gate、e_qep-i对应相连，ue的60脚通过电阻r153接gnd，ue的61～64分别与e_qep-b、e_qep-a、gnd、+3.3v对应相连；e_ref通过电阻r136接e_pc0，e_so1通过电阻r138接e_pa1，e_so2通过电阻r139接e_pa2，e_ic_fb通过电阻r142接e_pa3，e_ib_fb通过电阻r146接e_pc1，e_ia_fb通过电阻r151接e_pc2；+3.3v分别与电容c146正极、电容c147～c154一端相连，gnd分别与c146负极、电容c147～c154另一端相连；接插件jliek_e1的1～4脚分别与+3.3v、e_swdio、e_swclk、gnd对应相连。
76.所述西向电机控制芯片采用stm32f215ret6芯片u22，u22的1～4脚分别与+3.3v、w_hall-3、w_hall-2、w_hall-1对应相连，u22的5脚分别与晶振y4一端、电容c234一端相连，c234另一端分别与gnd、电容c246一端相连，c246另一端分别与y4另一端、u22的6脚相连，u22的7～19脚分别与nrst、w_pc0、w_pc1、w_pc2、w_pc3、gnd、+3.3v、+3.3v、w_pa1、w_pa2、w_pa3、gnd、+3.3v，u22的20～23脚分别与w_spi_cs、spi_sck、spi_miso、spi_mosi对应相连，u22的24～27脚分别与s4、w_pc5、w_pb0、w_pb1对应相连，u22的28脚通过电阻r251接gnd，u22的29、30脚分别与w_pb10、w_pb11对应相连，u22的31脚通过电容c283接gnd，u22的32脚接+3.3v；u22的33～36分别与w_pwrgd、w_pwm_ul、w_pwm_vl、w_pwm_wl对应相连，u22的40～46分别与w_dc_cal、w_pwm_uh、w_pwm_vh、w_pwm_wh、w_otcw、w_fault、w_swdio对应相连，u22的47脚通过电容c261接gnd，u22的48～59脚分别与+3.3v、w_swclk、w_cs、w_pc10、w_pc11、w_pc12、w_pd2、w_sclk、w_sdo、w_sdi、w_en_gatw、w_qep-i对应相连，u22的60脚通过电阻r219接gnd，u22的61～64分别与w_qep-b、w_qep-a、gnd、+3.3v对应相连；w_ref通过电阻r202接w_pc0，w_so1通过电阻r204接w_pa1，w_so2通过电阻r205接w_pa2，w_ic_fb通过电阻r208接w_pa3，w_ib_fb通过电阻r214接w_pc1，w_ia_fb通过电阻r217接w_pc2；+3.3v分别与电容c218正极、电容c219～c226一端相连，gnd分别与c218负极、电容c219～c226另一端相连；接插件jlink_u3的1～4脚分别与+3.3v、w_swdio、w_swclk、
gnd对应相连。
77.所述北向三相桥驱动电路采用drv8301dcar芯片u3，u3的1脚通过电阻r14接gnd，u3的2脚分别与电容c16一端、电阻r13一端相连，c16另一端分别与电容c17一端、gnd相连，c17另一端接r13另一端；u3的3脚分别与电阻r5一端、电阻r16一端相连，r16另一端接gnd，r5一端另一端分别与+3.3v、电容c13一端、电容c14一端、电阻r8一端、电阻r9一端、电阻r10一端相连，电容c13另一端、电容c14另一端接gnd，r8另一端分别与电阻r31一端、u3的6脚相连，r9另一端分别与电阻r21一端、u3的5脚相连，r10另一端分别与电阻r19一端、u3的4脚相连，r19另一端接n_pwrgd，r21另一端接n_otcw，r31另一端接n_fault；u3的7脚接gnd，u3的8脚通过电阻r32接n_cs，u3的9脚通过电阻r34接n_sdi，u3的10脚通过电阻r35接n_sdo，u3的11脚通过电阻r36接n_sclk，u3的12脚分别与排阻r38的16脚、电阻r60一端相连，u3的13脚通过电容c40接gnd，u3的14脚通过电容c42接u3的15脚，u3的16脚分别与r38的15脚、电阻r61一端相连，u3的17脚分别与r38的14脚、电阻r63一端相连，u3的18脚分别与r38的13脚、电阻r64一端相连，u3的19脚分别与r38的12脚、电阻r65一端相连，u3的20脚分别与r38的11脚、电阻r66一端相连，u3的21脚分别与r38的10脚、电阻r67一端相连，u3的22脚分别与r38的9脚、电阻r68一端相连；r38的1～8脚分别与n_dc_cal、n_en_gate、n_pwm_uh、n_pwm_ul、n_pwm_vh、n_pwm_vl、n_pwm_wh、n_pwm_wl对应相连；u3的23脚通过电容c57接gnd，u3的24脚分别与n_ref、电容c66一端相连，u3的25脚分别与n_so1、电容c65一端相连，u3的26脚分别与n_so2、电容c64一端相连，u3的27脚通过电容c68分别与gnd、r60另一端、r61另一端、r63～r68另一端、c64～c66另一端、u3的57脚、电容c69负极，电容c70～c72一端相连，c69正极分别与c70～c72另一端、bat+、u3的29脚相连，u3的30～35脚分别与n_sp2d、n_sn2d、n_sp1d、n_sn1d、n_sl_c、n_gl_c对应相连，u3的36脚分别与n_sh_c、电容c46一端相连，c46另一端接u3的38脚，u3的37脚接n_gh_c，u3的39脚接n_sl_b，u3的40脚接n_gl_b，u3的41脚分别与n_sh_b、电容c43一端相连，u3的42脚接n_gh_b，u3的43脚接c43另一端，u3的44脚接n_sl_a，u3的45脚接n_gl_a，u3的46脚分别与n_sh_a、电容c35一端相连，u3的47脚接n_gh_a，u3的48脚接c35另一端，u3的49脚接+3.3v，u3的50脚分别与u3的51脚、电容c31一端、二极管d1阴极、电感l1一端相连，l1另一端分别与电容c36一端、电容c37一端、+5v1相连，c37另一端分别与c36另一端、d1阳极、gnd相连，u3的52脚接电容c31另一端，u3的53、54脚接bat+，u3的56脚通过电容c19接gnd。
78.所述南向三相桥驱动电路采用drv8301dcar芯片u10，u10的1脚通过电阻r83接gnd，u10的2脚分别与电容c88一端、电阻r81一端相连，c88另一端分别与电容c89一端、gnd相连，c89另一端接r81另一端；u10的3脚分别与电阻r84一端、电阻r73一端相连，r84另一端接gnd，r73一端另一端分别与+3.3v、电容c85一端、电容c86一端、电阻r77一端、电阻r78一端、电阻r79一端相连，电容c85另一端、电容c86另一端接gnd，r77另一端分别与电阻r100一端、u10的6脚相连，r78另一端分别与电阻r96一端、u10的5脚相连，r79另一端分别与电阻r88一端、u10的4脚相连，r88另一端接s_pwrgd，r96另一端接s_otcw，r100另一端接s_fault；u10的7脚接gnd，u10的8脚通过电阻r101接s_cs，u10的9脚通过电阻r103接s_sdi，u10的10脚通过电阻r104接s_sdo，u10的11脚通过电阻r105接s_sclk，u10的12脚分别与排阻r107的16脚、电阻r127一端相连，u10的13脚通过电容c113接gnd，u10的14脚通过电容
c115接u10的15脚，u10的16脚分别与r107的15脚、电阻r128一端相连，u10的17脚分别与r107的14脚、电阻r129一端相连，u10的18脚分别与r107的13脚、电阻r130一端相连，u10的19脚分别与r107的12脚、电阻r131一端相连，u10的20脚分别与r107的11脚、电阻r132一端相连，u10的21脚分别与r107的10脚、电阻r133一端相连，u10的22脚分别与r107的9脚、电阻r134一端相连；r107的1～8脚分别与s_dc_cal、s_en_gate、s_pwm_uh、s_pwm_ul、s_pwm_vh、s_pwm_vl、s_pwm_wh、s_pwm_wl对应相连；u10的23脚通过电容c130接gnd，u10的24脚分别与s_ref、电容c138一端相连，u10的25脚分别与s_so1、电容c137一端相连，u10的26脚分别与s_so2、电容c136一端相连，u10的27脚通过电容c140分别与gnd、r127另一端、r128另一端、r129～r134另一端、c136～c138另一端、u10的57脚、电容c141负极，电容c142～c144一端相连，c141正极分别与c142～c144另一端、bat+、u10的29脚相连，u10的30～35脚分别与s_sp2d、s_sn2d、s_sp1d、s_sn1d、s_sl_c、s_gl_c对应相连，u10的36脚分别与s_sh_c、电容c118一端相连，c118另一端接u10的38脚，u10的37脚接s_gh_c，u10的39脚接s_sl_b，u10的40脚接s_gl_b，u10的41脚分别与s_sh_b、电容c116一端相连，u10的42脚接s_gh_b，u10的43脚接c116另一端，u10的44脚接s_sl_a，u10的45脚接s_gl_a，u10的46脚分别与s_sh_a、电容c107一端相连，u10的47脚接s_gh_a，u10的48脚接c107另一端，u10的49脚接+3.3v，u10的50脚分别与u10的51脚、电容c103一端、二极管d2阴极、电感l2一端相连，l2另一端分别与电容c108一端、电容c109一端、+5v2相连，c109另一端分别与c108另一端、d2阳极、gnd相连，u10的52脚接电容c103另一端，u10的53、54脚接bat+，u10的56脚通过电容c91接gnd。
79.所述东向三相桥驱动电路采用drv8301dcar芯片u16，u16的1脚通过电阻r149接gnd，u16的2脚分别与电容c160一端、电阻r148一端相连，c160另一端分别与电容c161一端、gnd相连，c161另一端接r148另一端；u16的3脚分别与电阻r150一端、电阻r140一端相连，r150另一端接gnd，r140一端另一端分别与+3.3v、电容c157一端、电容c158一端、电阻r143一端、电阻r144一端、电阻r145一端相连，电容c157另一端、电容c158另一端接gnd，r143另一端分别与电阻r166一端、u16的6脚相连，r144另一端分别与电阻r162一端、u16的5脚相连，r145另一端分别与电阻r154一端、u16的4脚相连，r154另一端接e_pwrgd，r162另一端接e_otcw，r166另一端接e_fault；u16的7脚接gnd，u16的8脚通过电阻r167接e_cs，u16的9脚通过电阻r169接e_sdi，u16的10脚通过电阻r170接e_sdo，u16的11脚通过电阻r171接e_sclk，u16的12脚分别与排阻r173的16脚、电阻r193一端相连，u16的13脚通过电容c185接gnd，u16的14脚通过电容c187接u16的15脚，u16的16脚分别与r173的15脚、电阻r194一端相连，u16的17脚分别与r173的14脚、电阻r195一端相连，u16的18脚分别与r173的13脚、电阻r196一端相连，u16的19脚分别与r173的12脚、电阻r197一端相连，u16的20脚分别与r173的11脚、电阻r198一端相连，u16的21脚分别与r173的10脚、电阻r199一端相连，u16的22脚分别与r173的9脚、电阻r200一端相连；r173的1～8脚分别与e_dc_cal、e_en_gate、e_pwm_uh、e_pwm_ul、e_pwm_vh、e_pwm_vl、e_pwm_wh、e_pwm_wl对应相连；u16的23脚通过电容c202接gnd，u16的24脚分别与e_ref、电容c210一端相连，u16的25脚分别与e_so1、电容c209一端相连，u16的26脚分别与e_so2、电容c208一端相连，u16的27脚通过电容c212分别与gnd、r193另一端、r194另一端、r195～r200另一端、c208～c210
另一端、u16的57脚、电容c213负极，电容c214～c216一端相连，c213正极分别与c214～c216另一端、bat+、u16的29脚相连，u16的30～35脚分别与e_sp2d、e_sn2d、e_sp1d、e_sn1d、e_sl_c、e_gl_c对应相连，u16的36脚分别与e_eh_c、电容c190一端相连，c190另一端接u16的38脚，u16的37脚接e_gh_c，u16的39脚接e_sl_b，u16的40脚接e_gl_b，u16的41脚分别与e_sh_b、电容c188一端相连，u16的42脚接e_gh_b，u16的43脚接c188另一端，u16的44脚接e_sl_a，u16的45脚接e_gl_a，u16的46脚分别与e_sh_a、电容c179一端相连，u16的47脚接e_gh_a，u16的48脚接c179另一端，u16的49脚接+3.3v，u16的50脚分别与u16的51脚、电容c175一端、二极管d3阴极、电感l3一端相连，l3另一端分别与电容c180一端、电容c181一端、+5v3相连，c180另一端分别与c181另一端、d3阳极、gnd相连，u16的52脚接电容c175另一端，u16的53、54脚接bat+，u16的56脚通过电容c163接gnd。
80.所述西向三相桥驱动电路采用drv8301dcar芯片u23，u23的1脚通过电阻r215接gnd，u23的2脚分别与电容c232一端、电阻r213一端相连，c232另一端分别与电容c233一端、gnd相连，c233另一端接r213另一端；u23的3脚分别与电阻r216一端、电阻r206一端相连，r216另一端接gnd，r206另一端分别与+3.3v、电容c229一端、电容c230一端、电阻r209一端、电阻r210一端、电阻r211一端相连，电容c229另一端、电容c230另一端接gnd，r209另一端分别与电阻r232一端、u23的6脚相连，r210另一端分别与电阻r228一端、u23的5脚相连，r211另一端分别与电阻r220一端、u23的4脚相连，r220另一端接w_pwrgd，r228另一端接w_otcw，r232另一端接w_fault；u23的7脚接gnd，u23的8脚通过电阻r233接w_cs，u23的9脚通过电阻r235接w_sdi，u23的10脚通过电阻r236接w_sdo，u23的11脚通过电阻r237接w_sclk，u23的12脚分别与排阻r239的16脚、电阻r259一端相连，u23的13脚通过电容c257接gnd，u23的14脚通过电容c259接u23的15脚，u23的16脚分别与r239的15脚、电阻r260一端相连，u23的17脚分别与r239的14脚、电阻r261一端相连，u23的18脚分别与r239的13脚、电阻r262一端相连，u23的19脚分别与r239的12脚、电阻r263一端相连，u23的20脚分别与r239的11脚、电阻r264一端相连，u23的21脚分别与r239的10脚、电阻r265一端相连，u23的22脚分别与r239的9脚、电阻r266一端相连；r239的1～8脚分别与w_dc_cal、w_en_gate、w_pwm_uh、w_pwm_ul、w_pwm_vh、w_pwm_vl、w_pwm_wh、w_pwm_wl对应相连；u23的23脚通过电容c274接gnd，u23的24脚分别与w_rwf、电容c282一端相连，u23的25脚分别与w_so1、电容c281一端相连，u23的26脚分别与w_so2、电容c280一端相连，u23的27脚通过电容c284分别与gnd、r259另一端、r260另一端、r261～r266另一端、c280～c282另一端、u23的57脚、电容c285负极，电容c286～c288一端相连，c285正极分别与c286～c288另一端、bat+、u23的29脚相连，u23的30～35脚分别与w_sp2d、w_sn2d、w_sp1d、w_sn1d、w_sl_c、w_gl_c对应相连，u23的36脚分别与w_sh_c、电容c262一端相连，c262另一端接u23的38脚，u23的37脚接w_gh_c，u23的39脚接w_sl_b，u23的40脚接w_gl_b，u23的41脚分别与w_sh_b、电容c260一端相连，u23的42脚接w_gh_b，u23的43脚接c260另一端，u23的44脚接w_sl_a，u23的45脚接w_gl_a，u23的46脚分别与w_sh_a、电容c251一端相连，u23的47脚接w_gh_a，u23的48脚接c251另一端，u23的49脚接+3.3v，u23的50脚分别与u23的51脚、电容c247一端、二极管d4阴极、电感l4一端相连，l4另一端分别与电容c252一端、电容c253一端、+5v4相连，c252另一端分别与c253另一端、d4阳极、gnd相连，u23的52脚接电容c247另一端，u23
的53、54脚接bat+，u23的56脚通过电容c235接gnd。
81.所述北向三相桥功率电路包括ncep60t12ak管q1～q7、q9～q13，q1的d端分别与bat+、q2～q6的d端、电阻r45一端、电容c20～c21一端、c22～c24正极、c25～c28一端相连，电容c20～c21另一端、c22～c24负极、c25～c28另一端接gnd；q1的g端分别与电阻r22一端、q2的g端相连，r22另一端接n_gh_a，q3的g端分别与电阻r23一端、q4的g端相连，r23另一端接n_gh_b，q5的g端分别与电阻r24一端、q6的g端相连，r24另一端接n_gh_c；q1的s端分别与n_sh_a、q2的s端、p2、q7的d端、q9的d端相连，q7的g端分别与电阻r41一端、q9的g端相连，r41另一端接n_gl_a，q7的s端分别与n_sl_a、q9的s端、电阻r53一端、电阻r49一端、电容c60一端相连，r49另一端接n_sn1d，c60另一端分别与电阻r58一端、r53另一端、gnd相连，r58另一端接n_sp1d；q3的s端分别与n_sh_b、q4的s端、p3、q10的d端、q11的d端相连，q10的g端分别与电阻r43一端、q11的g端相连，r43另一端接n_gl_b，q10的s端分别与n_sl_b、q11的s端、电阻r54一端、电阻r50一端、电容c61一端相连，r50另一端接n_sn2d，c61另一端分别与电阻r59一端、r54另一端、gnd相连，r59另一端接n_sp2d；q5的s端分别与n_sh_c、q6的s端、p4、q12的d端、q13的d端相连，q12的g端分别与电阻r44一端、q13的g端相连，r44另一端接n_gl_c，q12的s端分别与n_sl_c、q13的s端、电阻r48一端、电阻r55一端、电容c62一端相连，r48另一端接n_sn3d，c62另一端分别与电阻r57一端、r55另一端、gnd相连，r57另一端接n_sp3d；r45另一端分别与n_bat_v、电阻r51一端、电容c59一端相连，r51另一端分别与gnd、c59另一端相连。
82.所述南向三相桥功率电路包括ncep60t12ak管q14～q25，q14的d端分别与bat+、q15～q19的d端、电阻r45一端、电容c92～c93一端、c94～c96正极、c97～c100一端相连，电容c92～c93另一端、c94～c96负极、c97～c100另一端接gnd；q14的g端分别与电阻r97一端、q15的g端相连，r97另一端接s_gh_a，q16的g端分别与电阻r98一端、q17的g端相连，r98另一端接s_gh_b，q18的g端分别与电阻r99一端、q19的g端相连，r99另一端接s_gh_c；q14的s端分别与s_sh_a、q15的s端、p8、q20的d端、q21的d端相连，q20的g端分别与电阻r109一端、q21的g端相连，r109另一端接s_gl_a，q20的s端分别与s_sl_a、q21的s端、电阻r116一端、电阻r120一端、电容c132一端相连，r116另一端接s_sn1d，c132另一端分别与电阻r125一端、r120另一端、gnd相连，r125另一端接s_sp1d；q16的s端分别与s_sh_b、q17的s端、p9、q22的d端、q23的d端相连，q22的g端分别与电阻r110一端、q23的g端相连，r110另一端接s_gl_b，q22的s端分别与s_sl_b、q23的s端、电阻r117一端、电阻r121一端、电容c133一端相连，r117另一端接s_sn2d，c133另一端分别与电阻r126一端、r121另一端、gnd相连，r126另一端接s_sp2d；q18的s端分别与s_sh_c、q19的s端、p10、q24的d端、q25的d端相连，q24的g端分别与电阻r111一端、q25的g端相连，r111另一端接s_gl_c，q24的s端分别与s_sl_c、q25的s端、电阻r115一端、电阻r122一端、电容c134一端相连，r115另一端接s_sn3d，c134另一端分别与电阻r124一端、r122另一端、gnd相连，r124另一端接s_sp3d；
r112另一端分别与s_bat_v、电阻r118一端、电容c131一端相连，r118另一端分别与gnd、c131另一端相连。
83.所述东向三相桥功率电路包括ncep60t12ak管q26～q37，q26的d端分别与bat+、q27～q31的d端、电阻r178一端、电容c164～c165一端、c166～c168正极、c169～c172一端相连，电容c164～c165另一端、c166～c168负极、c169～c172另一端接gnd；q26的g端分别与电阻r163一端、q27的g端相连，r163另一端接e_gh_a，q28的g端分别与电阻r164一端、q29的g端相连，r164另一端接e_gh_b，q30的g端分别与电阻r165一端、q31的g端相连，r165另一端接e_gh_c；q26的s端分别与e_sh_a、q27的s端、p14、q32的d端、q33的d端相连，q32的g端分别与电阻r175一端、q33的g端相连，r175另一端接e_gl_a，q32的s端分别与e_sl_a、q33的s端、电阻r181一端、电阻r186一端、电容c204一端相连，r181另一端接e_sn1d，c204另一端分别与电阻r190一端、r186另一端、gnd相连，r190另一端接e_sp1d；q28的s端分别与e_sh_b、q29的s端、p15、q34的d端、q35的d端相连，q34的g端分别与电阻r176一端、q35的g端相连，r176另一端接e_gl_b，q34的s端分别与e_sl_b、q35的s端、电阻r183一端、电阻r187一端、电容c205一端相连，r183另一端接e_sn2d，c205另一端分别与电阻r192一端、r187另一端、gnd相连，r192另一端接e_sp2d；q30的s端分别与e_sh_c、q31的s端、p16、q36的d端、q37的d端相连，q36的g端分别与电阻r177一端、q37的g端相连，r177另一端接e_gl_c，q36的s端分别与e_sl_c、q37的s端、电阻r182一端、电阻r188一端、电容c206一端相连，r182另一端接e_sn3d，c206另一端分别与电阻r191一端、r188另一端、gnd相连，r191另一端接e_sp3d；r178另一端分别与e_bat_v、电阻r184一端、电容c203一端相连，r184另一端分别与gnd、c203另一端相连。
84.所述西向三相桥功率电路包括ncwp60t12ak管q38～q49，q38的d端分别与bat+、q39～q43的d端、电阻r229一端、电容c236～c237一端、c238～c240正极、c241～c244一端相连，电容c236～c237另一端、c238～c240负极、c241～c244另一端接gnd；q38的g端分别与电阻r229一端、q39的g端相连，r229另一端接w_gh_a，q40的g端分别与电阻r230一端、q41的g端相连，r230另一端接w_gh_b，q42的g端分别与电阻r231一端、q43的g端相连，r231另一端接w_gh_c；q38的s端分别与w_sh_a、q39的s端、p20、q44的d端、q45的d端相连，q44的g端分别与电阻r241一端、q45的g端相连，r241另一端接w_gl_a，q44的s端分别与w_sl_a、q45的s端、电阻r247一端、电阻r252一端、电容c276一端相连，r247另一端接w_sn1d，c276另一端分别与电阻r256一端、r252另一端、gnd相连，r256另一端接w_sp1d；q40的s端分别与w_sh_b、q41的s端、p21、q46的d端、q47的d端相连，q46的g端分别与电阻r242一端、q47的g端相连，r242另一端接w_gl_b，q46的s端分别与w_sl_b、q47的s端、电阻r249一端、电阻r253一端、电容c277一端相连，r249另一端接w_sn2d，c277另一端分别与电阻r258一端、r253另一端、gnd相连，r258另一端接w_sp2d；q42的s端分别与w_sh_c、q43的s端、p22、q48的d端、q49的d端相连，q48的g端分别与电阻r143一端、q49的g端相连，r243另一端接w_gl_c，q48的s端分别与w_sl_c、q49的s端、电阻r248一端、电阻r254一端、电容c278一端相连，r248另一端接w_sn3d，c278另一端分别
与电阻r257一端、r254另一端、gnd相连，r257另一端接w_sp3d；r244另一端分别与w_bat_v、电阻r250一端、电容c275一端相连，r250另一端分别与gnd、c275另一端相连。
85.所述北向a相b相c相电流检测电路包括ad8605芯片u1、u6、u8，u1的3脚分别与电阻r3一端、电阻r6一端相连，r3另一端接1.65v，r6另一端分别与n_sl_a、电容c12一端相连，c12另一端分别与gnd、电阻r12一端相连，r12另一端分别与电阻r17一端、u1的4脚相连，r17另一端接n_ia_fb，u1的5脚分别与3.3v、电容c1一端、电容c11一端相连，c1另一端分别与gnd、c11另一端相连，u1的1脚分别与电容c15一端、n_ia_fb相连，c15另一端分别与gnd、u1的2脚相连；u6的3脚分别与电阻r20一端、电阻r33一端相连，r20另一端接1.65v，r33另一端分别与n_sl_b、电容c34一端相连，c34另一端分别与gnd、电阻r37一端相连，r37另一端分别与电阻r40一端、u6的4脚相连，r40另一端接n_ib_fb，u6的5脚分别与3.3v、电容c32一端、电容c33一端相连，c32另一端分别与gnd、c33另一端相连，u6的1脚分别与电容c38一端、n_ib_fb相连，c38另一端分别与gnd、u6的2脚相连；u8的3脚分别与电阻r47一端、电阻r46一端相连，r46另一端接1.65v，r47另一端分别与n_sl_c、电容c55一端相连，c55另一端分别与gnd、电阻r56一端相连，r56另一端分别与电阻r69一端、u8的4脚相连，r69另一端接n_ic_fb，u8的5脚分别与3.3v、电容c47一端、电容c54一端相连，c47另一端分别与gnd、c54另一端相连，u8的1脚分别与电容c63一端、n_ic_fb相连，c63另一端分别与gnd、u8的2脚相连。
86.所述南向a相b相c相电流检测电路包括ad8605芯片u9、u12、u14，u9的3脚分别与电阻r75一端、电阻r71一端相连，r71另一端接1.65v，r75另一端分别与s_sl_a、电容c84一端相连，c84另一端分别与gnd、电阻r80一端相连，r80另一端分别与电阻r86一端、u9的4脚相连，r86另一端接s_ia_fb，u9的5脚分别与3.3v、电容c73一端、电容c83一端相连，c73另一端分别与gnd、c83另一端相连，u9的1脚分别与电容c87一端、s_ia_fb相连，c87另一端分别与gnd、u9的2脚相连；u12的3脚分别与电阻r102一端、电阻r95一端相连，r95另一端接1.65v，r102另一端分别与s_sl_b、电容c106一端相连，c106另一端分别与gnd、电阻r106一端相连，r106另一端分别与电阻r108一端、u12的4脚相连，r108另一端接s_ib_fb，u12的5脚分别与3.3v、电容c104一端、电容c105一端相连，c104另一端分别与gnd、c105另一端相连，u12的1脚分别与电容c112一端、s_ib_fb相连，c112另一端分别与gnd、u12的2脚相连；u14的3脚分别与电阻r114一端、电阻r113一端相连，r113另一端接1.65v，r114另一端分别与s_sl_c、电容c129一端相连，c129另一端分别与gnd、电阻r123一端相连，r123另一端分别与电阻r135一端、u14的4脚相连，r135另一端接s_ic_fb，u14的5脚分别与3.3v、电容c119一端、电容c127一端相连，c127另一端分别与gnd、c119另一端相连，u14的1脚分别与电容c135一端、s_ic_fb相连，c135另一端分别与gnd、u14的2脚相连。
87.所述东向a相b相c相电流检测电路包括ad8605芯片u15、u18、u20，u15的3脚分别与电阻r137一端、电阻r141一端相连，r137另一端接1.65v，r141另一端分别与e_sl_a、电容c156一端相连，c156另一端分别与gnd、电阻r147一端相连，r147另一端分别与电阻r152一端、u15的4脚相连，r152另一端接e_ia_fb，u15的5脚分别与3.3v、电容c145一端、电容c155
一端相连，c145另一端分别与gnd、c155另一端相连，u15的1脚分别与电容c159一端、e_ia_fb相连，c159另一端分别与gnd、u15的2脚相连；u18的3脚分别与电阻r161一端、电阻r168一端相连，r161另一端接1.65v，r168另一端分别与e_sl_b、电容c178一端相连，c178另一端分别与gnd、电阻r172一端相连，r172另一端分别与电阻r174一端、u18的4脚相连，r174另一端接e_ib_fb，u18的5脚分别与3.3v、电容c176一端、电容c177一端相连，c176另一端分别与gnd、c177另一端相连，u18的1脚分别与电容c184一端、e_ib_fb相连，c184另一端分别与gnd、u18的2脚相连；u20的3脚分别与电阻r180一端、电阻r179一端相连，r179另一端接1.65v，r180另一端分别与e_sl_c、电容c201一端相连，c201另一端分别与gnd、电阻r189一端相连，r189另一端分别与电阻r201一端、u20的4脚相连，r201另一端接e_ic_fb，u20的5脚分别与3.3v、电容c191一端、电容c199一端相连，c191另一端分别与gnd、c199另一端相连，u20的1脚分别与电容c207一端、e_ic_fb相连，c207另一端分别与gnd、u20的2脚相连。
88.所述西向a相b相c相电流检测电路包括ad8605芯片u21、u25、u27，u21的3脚分别与电阻r203一端、电阻r207一端相连，r203另一端接1.65v，r207另一端分别与w_sl_a、电容c228一端相连，c228另一端分别与gnd、电阻r212一端相连，r212另一端分别与电阻r218一端、u21的4脚相连，r218另一端接w_ia_fb，u21的5脚分别与3.3v、电容c217一端、电容c227一端相连，c217另一端分别与gnd、c227另一端相连，u21的1脚分别与电容c231一端、w_ia_fb相连，c231另一端分别与gnd、u21的2脚相连；u25的3脚分别与电阻r234一端、电阻r227一端相连，r227另一端接1.65v，r234另一端分别与w_sl_b、电容c250一端相连，c250另一端分别与gnd、电阻r238一端相连，r238另一端分别与电阻r240一端、u25的4脚相连，r240另一端接w_ib_fb，u25的5脚分别与3.3v、电容c248一端、电容c249一端相连，c248另一端分别与gnd、c249另一端相连，u25的1脚分别与电容c256一端、w_ib_fb相连，c256另一端分别与gnd、u25的2脚相连；u27的3脚分别与电阻r246一端、电阻r245一端相连，r245另一端接1.65v，r246另一端分别与w_sl_c、电容c273一端相连，c273另一端分别与gnd、电阻r255一端相连，r255另一端分别与电阻r267一端、u27的4脚相连，r267另一端接w_ic_fb，u27的5脚分别与3.3v、电容c263一端、电容c271一端相连，c263另一端分别与gnd、c271另一端相连，u27的1脚分别与电容c279一端、w_ic_fb相连，c279另一端分别与gnd、u27的2脚相连。
89.所述北向正交编码器/霍尔传感器（如图所示，u4连接正交编码器，u7连接霍尔传感器）电路包括sn74lvc3g17芯片u4、u7，u4的4脚分别与gnd、电容c30一端相连，c30另一端分别与+3.3v、u4的8脚相连，u4的7、5、2脚分别与n_qep-a、n_qep-b、n_qep-i对应相连，u4的6脚分别与电阻r27一端、接插件p1的3脚、电容c50一端相连，u4的3脚分别与电阻r26一端、接插件p1的2脚、电容c49一端相连，u4的1脚分别与电阻r25一端、接插件p1的1脚、电容c48一端相连，p1的4脚分别与+5v、电容c39一端、电容c41一端相连，c39另一端分别与gnd、c41另一端、p1的5脚相连；u7的4脚分别与gnd、电容c44一端相连，c44另一端分别与+3.3v、u7的8脚相连，u7的7、5、2脚分别与n_hall-1、n_hall-2、n_hall-3对应相连，u7的6脚分别与电阻r30一端、接插件p6的3脚、电容c53一端相连，u7的3脚分别与电阻r29一端、接插件p6的2脚、电容c52一端相连，u7的1脚分别与电阻r28一端、接插件p6的1脚、电容c51一端相连，p6的4脚分别与+
5v、电容c56一端、电容c58一端相连，c56另一端分别与gnd、c58另一端、p6的5脚相连；r25～r30另一端接5v，c48～c53接gnd。
90.所述南向正交编码器/霍尔传感器电路包括sn74lvc3g17芯片u11、u13，u11的4脚分别与gnd、电容c101一端相连，c101另一端分别与+3.3v、u11的8脚相连，u11的7、5、2脚分别与s_qep-a、s_qep-b、s_qep-i对应相连，u11的6脚分别与电阻r91一端、接插件p7的3脚、电容c122一端相连，u11的3脚分别与电阻r90一端、接插件p7的2脚、电容c121一端相连，u11的1脚分别与电阻r89一端、接插件p7的1脚、电容c120一端相连，p7的4脚分别与+5v、电容c110一端、电容c111一端相连，c110另一端分别与gnd、c111另一端、p7的5脚相连；u13的4脚分别与gnd、电容c114一端相连，c114另一端分别与+3.3v、u13的8脚相连，u13的7、5、2脚分别与s_hall-1、s_hall-2、s_hall-3对应相连，u13的6脚分别与电阻r94一端、接插件p11的3脚、电容c125一端相连，u13的3脚分别与电阻r93一端、接插件p11的2脚、电容c124一端相连，u13的1脚分别与电阻r92一端、接插件p11的1脚、电容c123一端相连，p11的4脚分别与+5v、电容c126一端、电容c128一端相连，c126另一端分别与gnd、c128另一端、p11的5脚相连；r89～r94另一端接5v，c120～c125接gnd。
91.所述东向正交编码器/霍尔传感器电路包括sn74lvc3g17芯片u17、u19，u17的4脚分别与gnd、电容c173一端相连，c173另一端分别与+3.3v、u17的8脚相连，u17的7、5、2脚分别与e_qep-a、e_qep-b、e_qep-i对应相连，u17的6脚分别与电阻r157一端、接插件p13的3脚、电容c194一端相连，u17的3脚分别与电阻r156一端、接插件p13的2脚、电容c193一端相连，u17的1脚分别与电阻r155一端、接插件p13的1脚、电容c192一端相连，p13的4脚分别与+5v、电容c182一端、电容c183一端相连，c182另一端分别与gnd、c183另一端、p13的5脚相连；u19的4脚分别与gnd、电容c186一端相连，c186另一端分别与+3.3v、u19的8脚相连，u19的7、5、2脚分别与e_hall-1、e_hall-2、e_hall-3对应相连，u19的6脚分别与电阻r160一端、接插件p17的3脚、电容c197一端相连，u19的3脚分别与电阻r159一端、接插件p17的2脚、电容c196一端相连，u19的1脚分别与电阻r158一端、接插件p17的1脚、电容c195一端相连，p17的4脚分别与+5v、电容c198一端、电容c200一端相连，c198另一端分别与gnd、c200另一端、p17的5脚相连；r155～r160另一端接5v，c192～c197接gnd。
92.所述西向正交编码器/霍尔传感器电路包括sn74lvc3g17芯片u24、u26，u24的4脚分别与gnd、电容c245一端相连，c245另一端分别与+3.3v、u24的8脚相连，u24的7、5、2脚分别与w_qep-a、w_qep-b、w_qep-i对应相连，u24的6脚分别与电阻r223一端、接插件p19的3脚、电容c266一端相连，u24的3脚分别与电阻r222一端、接插件p19的2脚、电容c265一端相连，u24的1脚分别与电阻r221一端、接插件p19的1脚、电容c264一端相连，p19的4脚分别与+5v、电容c254一端、电容c255一端相连，c254另一端分别与gnd、c255另一端、p19的5脚相连；u26的4脚分别与gnd、电容c258一端相连，c258另一端分别与+3.3v、u26的8脚相连，u26的7、5、2脚分别与w_hall-1、w_hall-2、w_hall-3对应相连，u26的6脚分别与电阻r226一端、接插件p23的3脚、电容c269一端相连，u26的3脚分别与电阻r225一端、接插件p23的2脚、电容c268一端相连，u26的1脚分别与电阻r224一端、接插件p23的1脚、电容c267一端相连，p23的4脚分别与+5v、电容c272一端、电容c270一端相连，c272另一端分别与gnd、c270
另一端、p23的5脚相连；r221～r226另一端接5v，c264～c269接gnd。
93.所述fpga控制部分包括主控芯片部分、第一存储部分、第二存储部分、晶振部分和jtag接口，主控芯片部分分别与第一存储部分、第二存储部分、晶振部分和jtag接口相连。
94.所述主控芯片部分采用ep4ce10f17c8芯片u28，u28的r4、t4、t3、r3、t5、r5、t6、r6、t7、r7、p8、n8、t8、r8、t2引脚分别与sdram_clk、sdram_d13、sdram_d13、sdram_d0、sdram_d12、sdram_d2、sdram_d11、sdram_d3、sdram_d10、sdram_d4、sdram_d8、sdram_d7、sdram_d9、sdram_d6、sdram_d15对应相连，u28的k5、l4、j1、j2、l6、k6、j6、k1、k2、l1、l2、l3、n1、n2、p1、p2引脚分别与u2_pd0、u2_pd1、u2_pd2、u2_pd3、u2_pd4、u2_pd5、u2_pd6、u2_pd7、u2_pd8、u2_pd9、u2_pd10、u2_pd11、u2_pd12、u2_pd13、u2_pd14、u2_pd15对应相连，u28的c1、h2脚分别与epcs_asdo、epcs_data0对应相连，u28的b16、c16脚分别与i2c1_sda、i2c1_scl对应相连，u28的n13、m12、l12、k12、 j14、j12、j16、j15、 k16、 k15、l16、l15、n16、n15、p16、r16脚分别与hdmi_cec_a、hdmi_hpd、sd_d0、sd_d1、sd_d2、sd_d3、sd_cmd、sd_clk、hdmi_tx2_n、hdmi_tx2_p、hdmi_tx1_n、hdmi_tx1_p、hdmi_tx0_n、hdmi_tx0_p、hdmi_txc_n、hdmi_txc_p对应相连，u28的n11、m10、t9、r9、l9、m9、n9、p9、p11、t10、r10、t11、r11、t12、r12、t13、r13、 r14、 t15、t14、p14、n12、m11脚分别与sdram_a3、sdram_dm0、sdram_d1、sdram_cke、sdram_we、sdram_dm1、sdram_a2、sdram_a9、sdram_a0、sdram_a8、sdram_cas、sdram_a7、sdram_ras、sdram_a6、sdram_cs、sdram_a5、sdram_ba0、sdram_ba1、sdram_a10、sdram_a4、sdram_a1、sdram_a11、sdram_a12对应相连，u28的e3、g3、k3、m3、t1、p7、p4、p10、p13、t16、k14、m14、e14、g14、a16、c10、c13、a1、c4、c7脚接+3.3v，u28的g10、g6、g7、g8、g9、h11、h6、k7、n4、d13脚接+1.2v，u28的l5、f12脚接+2.5v；u28的h8、h7、h16、h15、h10、g4、g13、e4、e2、e13、d7、d10、c5、c12、b2、b15、h9、j10、j7、j8、j9、k13、k4、m13、m4、n10、n7、p12、p5、r15、r2、m5、e12接gnd，u28的h14脚通过电阻r275分别与+3.3v、电阻r280一端、电阻r281一端相连，u28的h1脚接epcs_clk，u28的h13脚分别与u28的g12脚、电阻r279一端、gnd、电阻r282一端相连，u28的h12脚分别与+2.5v、电阻r283一端、电阻r284一端相连，u28的j3脚接r279另一端，u28的h5脚接r280另一端，u28的f4脚接r281另一端，u28的h3脚分别与r282另一端、jtag_tck相连，u28的h4脚分别与电阻r283另一端、jtag_tdi相连，u28的j4脚接jtag_tdo，u28的j5脚分别与jtag_tms、r284另一端相连；u28的e1、m15脚分别与fpga_clk、nrst对应相连。
95.所述第一存储部分采用w25q64芯片u32（用于保存fpga的程序，fpga程序每次掉电程序自动复位，上点时从u32中读取程序），u32的1～8脚分别与flash_nce、epcs_data0、+3.3v、gnd、epcs_asdo、epcs_clk、+3.3v、+3.3v对应相连。
96.所述第二存储部分采用mt48lc16m16a2b4芯片u29（作为缓存使用掉电后复位；用于通过视频信号的频率和fpga的频率同步和做中间数据的缓存）。
97.u29的23～26、29～34、22、35、36、20、21、18、17、16脚分别与sdram_a0、sdram_a1、sdram_a2、sdram_a3、sdram_a4、sdram_a5、sdram_a6、sdram_a7、sdram_a8、sdram_a9、sdram_a10、sdram_a11、sdram_a12、sdram_ba0、sdram_ba1、sdram_ras、sdram_cas、sdram_we对应相连，u29的6、12、46、52、28、41、54脚接gnd，u29的1、14、27、39、43、49脚接+3.3v，u29的2、4、5、7、8、10、11、13、42、44、45、47、48、50、51、53分别与sdram_d0、sdram_d1、sdram_d2、sdram_d3、sdram_d4、sdram_d5、sdram_d6、sdram_d7、sdram_d8、sdram_d9、sdram_d10、
sdram_d11、sdram_d12、sdram_d13、sdram_d14、sdram_d15对应相连。
98.所述+3.3v分别与电容c297～c306一端、电容c309～c328一端相连，c297～c306另一端、c309～c328另一端接gnd，+1.2v分别与电容 c329～c338一端相连，c329～c338另一端接gnd。
99.所述晶振部分采用32.768khz晶振y5，y5的4脚接vcc，y5的2脚接gnd，y5的3脚接fpga_clk。
100.所述jtag接口采用10脚接口j2，j2的1、3、5、9脚分别与jtag_tck、jtag_tdo、jtag_tms、jtag_tdi对应相连，j2的2、10脚接gnd，j2的4脚接+2.5v。
101.所述数据保存部分包括128g_sd卡sd1，sd1的1～8脚分别与sd_d2、sd_d3、sd_cmd、+3.3v、sd_clk、gnd、sd_d0、sd_d1对应相连；+3.3v分别与电阻r268一端、电阻r269一端、电阻r270一端、电容c289一端、电阻r271一端、电阻r272一端相连，r268另一端、r269另一端、r270另一端、c289另一端、r271另一端、r272另一端分别与sd_d2、sd_d3、sd_cmd、gnd、sd_d0、sd_d1对应相连。
102.所述接口部分包括srv05-4芯片u30、u31，u30的1～4、6脚分别与hdmi_datan2_cn、gnd、hdmi_datap2_cn、hdmi_datap1_cn、hdmi_datan1_cn对应相连，u31的1～4、6脚分别与hdmi_clkn_cn、gnd、hdmi_clkp_cn、hdmi_datap0_cn、hdmi_datan0_cn对应相连；i2c1_sda分别与电阻r277一端、2sk3018管q50的2脚相连，r277另一端分别与+3.3v、q50的1脚相连，q50的3脚分别与电阻r278一端、ddc_sda相连，r278另一端接+5v；i2c1_scl分别与电阻r285一端、2sk3018管q51的2脚相连，r285另一端分别与+3.3v、q51的1脚相连，q51的3脚分别与电阻r286一端、ddc_scl相连，r286另一端接+5v；hdmi_cec_a分别与电阻r289一端、2sk3018管q52的2脚相连，r289另一端分别与+3.3v、q52的1脚相连，q52的3脚分别与电阻r290一端、hdmi_cec_con相连，r286另一端接+5v；hdmi_hpd分别与电阻r288一端、电阻r287一端相连，r288另一端接gnd，r287另一端接hdmi_hpd_con；atom010130010052_hdmi_19p接插件j1的1脚分别与hdmi_datap2_cn、电容c290一端相连，c290另一端接hdmi_tx2_p，j1的2脚分别与j1的5脚、j1的8脚、j1的11脚、j1的17脚、gnd相连；j1的3脚分别与hdmi_datan2_cn、电容c291一端相连，c291另一端接hdmi_tx2_n；j1的4脚分别与hdmi_datap1_cn、电容c292一端相连，c292另一端接hdmi_tx1_p；j1的6脚分别与hdmi_datan1_cn、电容c293一端相连，c293另一端接hdmi_tx1_n；j1的7脚分别与hdmi_datap0_cn、电容c294一端相连，c294另一端接hdmi_tx0_p；j1的9脚分别与hdmi_datan0_cn、电容c295一端相连，c295另一端接hdmi_tx0_n；j1的10脚分别与hdmi_clkp_cn、电容c296一端相连，c296另一端接hdmi_txc_p；j1的12脚分别与hdmi_clkn_cn、电容c307一端相连，c307另一端接hdmi_txc_n；j1的13脚分别与hdmi_cec_con、电阻r274一端、esd5b5.0st1g管tvs4一端相连，r274另一端接+3.3v，tvs4另一端接gnd；j1的14脚接nc0；j1的15脚分别与hdmi_scl_con、ddc_scl、esd5b5.0st1g管tvs3一端相连，tvs3另一端接gnd；j1的16脚分别与hdmi_sda_con、ddc_sda、esd5b5.0st1g管tvs2一端相连，tvs2另一端接gnd；j1的18脚分别与+5v、esd5b5.0st1g管tvs1一端、esd5b5.0st1g管tvs5一端、电容c308一端相连，tvs1另一端、tvs5另一端、c308另一端接gnd；j1的19脚分别与hdmi_hpd_con、
esd5b5.0st1g管tvs6一端、电阻r276一端相连，tvs6另一端、r276另一端接gnd。
103.所述定位部分包括1级定位部分、2级定位部分、3级定位部分，1级定位为全球定位，2级定位为本地范围定位（误差几米），3级定位为光学脉冲定位（误差几厘米）。实现在无人情况下，达到准确快速的定位。
104.所述2级定位部分采用dw1000芯片u5，u5的3脚分别与电容c351一端、晶振y6一端相连，c351另一端分别与gnd、电容c350一端相连，c350另一端分别与y6另一端、u5的4脚相连；u5的5脚通过电阻r304分别与gnd、电容c353一端、电容c355一端相连，c353另一端接u5的6脚，c355另一端接u5的7脚，u5的8脚分别与电阻r308一端、电容c359一端相连，r308另一端通过电容c362分别与电容c366一端、c359另一端、u5的9脚相连，c366另一端接gnd；u5的10脚通过电容c360接gnd，u5的11脚分别与电容c364一端、电阻r311一端、电容c363一端相连，c364另一端接gnd，r311另一端通过电容c367分别与c363另一端、u5的12脚相连；u5的15脚接+3.3v，u5的16脚通过电容c373接变压器t1副边一端，t1副边另一端通过电容c390接u5的17脚，t1副边中心抽头接gnd，t1原边一端接gnd，t1原边另一端接sma-ke接头j4（天线插座）；u5的18、19脚接+3.3v，u5的20脚通过电容c385接gnd，u5的21～24脚分别与u2_pe0、gnd、u2_pe1、u5_spi_cs对应相连；u5的25～27、31～36脚分别与+3.3v、电容c361一端、nest、电容c354一端、gnd、u2_pe5、u2_pe4、u2_pe3、u2_pe2对应相连，c361另一端、c354另一端接gnd；u5的39～41脚分别与spi_mosi、spi_miso、spi_clk对应相连，u5的43脚接gnd，u5的44脚通过电容c342分别与gnd、电阻r294一端相连，r294另一端分别与u5的45脚、u2_pe6相连，u5的46脚接gnd，u5的48脚通过电容c344接gnd；+3.3v分别与电容c374～c384一端相连，c374～c384另一端接gnd。
105.作为另一种优选方案，本发明所述3级定位部分包括max44009芯片u34、u36、u37、u39、u42，u34的vcc脚分别与+3.3v、电容c341一端相连，c341另一端分别与gnd、u34的gnd脚、u34的ad脚相连，u34的int脚接gnd，u34的scl脚分别与u2_pb8、电阻r292一端相连，r292另一端分别与+3.3v、电阻r291一端相连，r291另一端分别与u34的sda脚、u2_pb7相连；u36的vcc脚分别与+3.3v、电容c348一端相连，c348另一端分别与gnd、u36的gnd脚、u36的ad脚相连，u36的int脚接gnd，u36的scl脚分别与u2_pb6、电阻r297一端相连，r297另一端分别与+3.3v、电阻r296一端相连，r296另一端分别与u36的sda脚、u2_pb5相连；u37的vcc脚分别与+3.3v、电容c356一端相连，c356另一端分别与gnd、u37的gnd脚、u37的ad脚相连，u37的int脚接gnd，u37的scl脚分别与u2_pb4、电阻r303一端相连，r303另一端分别与+3.3v、电阻r302一端相连，r302另一端分别与u37的sda脚、u2_pb3相连；u39的vcc脚分别与+3.3v、电容c365一端相连，c365另一端分别与gnd、u39的gnd脚、u39的ad脚相连，u39的int脚接gnd，u39的scl脚分别与u2_pb1、电阻r310一端相连，r310另一端分别与+3.3v、电阻r309一端相连，r309另一端分别与u39的sda脚、u2_pb0相连；u42的vcc脚分别与+3.3v、电容c389一端相连，c389另一端分别与gnd、u42的gnd脚、u42的ad脚相连，u42的int脚接gnd，u42的scl脚分别与u2_pa8、电阻r321一端相连，r321另一端分别与+3.3v、电阻r320一端相连，r320另一端分别与u42的sda脚、u2_pa15相连。
106.作为另一种优选方案，本发明所述1级定位部分采用s1216芯片u40，u40的3脚接发光二极管e5阴极，e5阳极通过电阻r313接+3.3v，u40的10脚分别与u40的12脚、gnd、sma连接
件j3的2脚，j3的1脚接u40的11脚，u40的13脚分别与gnd、电容c368一端、电容c369一端、电容c370一端相连，c368另一端分别与c369另一端、c370另一端、电阻r315一端、电阻r314一端、二极管d10阳极、u40的23脚、+3.3v相连，r315另一端分别与u40的18脚、u2_pa12相连，r314另一端分别与u40的19脚、u2_pa11相连，d10阴极通过电阻r312接u40的22脚，u40的24脚接gnd。
107.本发明还包括无线充电接收电路包括线圈t2，t2是感应充电（无线充电）的接收线圈，t2一端分别与二极管d5～d8（并联二极管增加电流）的阳极相连，d5～d8的阴极通过电感l5分别与电容c345正极、电容c346正极、vcc1、p75n75管q8的漏极相连，t2另一端分别与c345负极、c346负极、gnd相连；q8的栅极分别与电阻r39一端、电阻r42一端相连，r39另一端分别与acpl-t350芯片op2的6、7脚相连，op2的8脚接+15v1，op2的2脚通过电阻r62接u2_pe5，op2的3脚接gnd，op2的5脚分别与gnd1、电阻r42另一端、q8的源极、mur3060管d9阴极、电感l6一端相连，l6另一端分别与电容c349正极、电容c347正极、bat+相连，d9阳极分别与c349负极、c347负极、gnd相连。
108.所述巡检机状态检测部分包括led指示部分（指示系统运行、充电中、故障、wifi传输数据e1-e4）、flash部分、wifi部分和飞控模块。
109.flash部分用于作业坐标运动轨迹保持、保存飞行线路的坐标点以及飞行高度等的数据。可标注为：无人机作业的飞行轨迹，飞行高度，拍摄动作（例如旋转、上下等）返回充电坐标。
110.所述led指示部分包括电阻r298、r299、r300、r301，r298一端接u2_pc10，r298另一端通过发光二极管e1接gnd；r299一端接u2_pc11，r299另一端通过发光二极管e2接gnd；r300一端接u2_pc12，r300另一端通过发光二极管e3接gnd；r301一端接u2_pc13，r301另一端通过发光二极管e4接gnd。
111.所述flash部分采用w25q128jvsiqtr芯片u38，u38的1～6脚分别与u2_pc2、u2_pc3、+3.3v、gnd、u2_pc5、u2_pc4对应相连，u38的7脚分别与u38的8脚、+3.3v、电容c357一端相连，c357另一端接gnd。
112.所述wifi部分采用esp8266芯片u43，u43的1脚通过电阻r316接+3.3v，u43的3脚通过电阻r319接u2_pc9，u43的5、6、7脚分别与spi_clk、spi_miso、spi_ mosi对应相连，u43的8脚分别与+3.3v、电容c386一端、电容c387正极、电容c388正极相连，c386另一端分别与gnd、c387负极、c388负极相连，u43的9、10、15、16脚分别与gnd、u2_pc8、电阻r318一端、电阻r317一端相连，r318另一端接u2_pc6，r317另一端接u2_pc7。
113.所述飞控模块采用atk-f405芯片u64，u64的1～10脚分别与gnd、s1、s2、s3、s4（分别接un\us\uw\ue;用于控制4路电机转速和方向）、cur、gnd、+5v、u2_pb10、+3.3v对应相连。通过设定飞行方向、飞行高度，飞控模块控制电机的旋转方向、转速。
114.所述单片机控制部分采用stm32f407vgt6芯片u2，u2的23～32脚分别与u5_spi_cs spi、n_spi_cs、s_spi_cs、e_spi_cs、w_spi_cs、spi_sck、spi_miso、spi_mosi对应相连，u2的67～77脚分别与u2_pa8、u2_pa10、u2_pa9、u2_pa11、u2_pa12、tms、tck、u2_pa15对应相连，u2的35～37脚分别与u2_pb0、u2_pb1、u2_boot1对应相连，u2的89～96脚分别与u2_pb3、u2_pb4、u2_pb5、u2_pb6、u2_pb7、u2_pb8、u2_pb9对应相连，u2的47、48脚分别与u2_pb10、
u2_pb11对应相连，u2的51～54脚分别与u2_pb12、u2_pb13、u2_pb14、u2_pb15对应相连；u2的15～18脚分别与u2_pc0、u2_pc1、u2_pc2、u2_pc3对应相连，u2的33、34脚分别与u2_pc4、u2_pc5对应相连，u2的63～66脚分别与u2_pc6、u2_pc7、u2_pc8、u2_pc9对应相连，u2的78～80、7脚分别与u2_pc10、u2_pc11、u2_pc12、u2_pc13对应相连，u2的8脚分别与晶振y7一端、电容c405一端相连，y7另一端分别与u2的9脚、电容c404一端相连，c404另一端分别与gnd、c405另一端相连，u2的81～88脚分别与u2_pd0、u2_pd1、u2_pd2、u2_pd3、u2_pd4、u2_pd5、u2_pd6、u2_pd7对应相连，u2的55～62脚分别与u2_pd8、u2_pd9、u2_pd10、u2_pd11、u2_pd12、u2_pd13、u2_pd14、u2_pd15对应相连；u2的97、98、1～5、38～46脚分别与u2_pe0、u2_pe1、u2_pe2、u2_pe3、u2_pe4、u2_pe5、u2_pe6、u2_pe7、u2_pe8、u2_pe9、u2_pe10、u2_pe11、u2_pe12、u2_pe13、u2_pe14、u2_pe15对应相连；u2的94、14分别与u2_boot0、nrst对应相连，u2的49脚通过电容c422分别与gnd、电容c423一端相连，c423另一端接u2的73脚，u2的13脚分别与电容c420一端、晶振y8一端相连，c420另一端分别与gnd、电容c421一端相连，c421另一端分别与晶振y8另一端、u2的12脚相连；+3.3v通过电阻r326分别与nrst、开关sw1一端、电容c399一端相连，sw1另一端分别与c399另一端、gnd相连；接插件p25的1～4脚分别与+3.3v、tms、tck、gnd对应相连，u2_boot0通过电阻r327分别与gnd、电阻r328一端相连，r328另一端接u2_boot1；+3.3v分别与电容c408～c416一端相连，c408～c416另一端接gnd。
115.所述电源部分包括lm2576芯片u44、cja1117b芯片u47、rt8096chgj5芯片u46、rt8096chgj5芯片u48，u44的1脚分别与bat+、电容c391一端、电容c392正极相连，c391另一端分别与c392另一端、u44的3脚、u44的5脚、二极管d11正极、电容c394负极、电容c395一端、gnd相连，d11负极分别与u44的2脚、电感l8一端相连，l8另一端分别与c394正极、u44的4脚、c395另一端、+5v相连；u47的vin脚分别与+5v、电容c400正极、电容c401正极相连，c400负极分别与gnd、c400负极、c401负极、u47的gnd脚、电容c402负极、电容c403一端相连，u47的vout脚分别与c402正极、c403另一端、+3.3v、电阻r339一端相连，r339另一端分别与+1.65v、电阻r340一端相连，r340另一端接gnd；u46的4脚分别与u46的1脚、vcc、电容c397一端、电容c398正极相连，c397另一端分别与gnd、c398负极、u46的2脚、电阻r325一端、电容c396负极相连，r325另一端分别与u46的5脚、电阻r324一端、电容c393一端相连，c393另一端分别与电感l7一端、r324另一端、+2.5v、c396正极相连，l7另一端接u46的3脚；u48的4脚分别与u48的1脚、vcc、电容c418一端、电容c419正极相连，c418另一端分别与gnd、c419负极、u48的2脚、电阻r332一端、电容c417负极相连，r332另一端分别与u48的5脚、电阻r331一端、电容c407一端相连，c407另一端分别与电感l9一端、r331另一端、+1.2v、c417正极相连，l9另一端接u48的3脚；p26分别与电容c406一端、二极管d12阴极、电阻r329一端、bat+相连，p27分别与电容c406另一端、二极管d12阳极、电阻r330一端、gnd相连，r330另一端分别与r329另一端、adc1相连。
116.本发明通过预先设定的监控点位进行监控，并通过hdmi接口接入的高清摄像头和热成像摄像头，做返回的数据；fpga将采集的照片上传至控制中心。
117.对预先设定的点位进行图像识别，判断出该点的运行情况，通过图像识别如果判断有异常情况，可以通过fpga（u28）与u2进行通讯控制，u2通过u64控制4路电机控制芯片,进而控制4路电机；u64采用inavflight飞控算法。
118.4轴无人机通过调整4个电机（p2-p4、p8-p10、p14-p16、p20-p21为连接电机的接口）的不通转速控制水平旋转和前后的飞行，升高时，4轴同速旋转。前进时，前2轴转速低于后两轴，飞行器前低后高，就可以倾斜的前进飞行了。如图35所示，四轴无人机逆时针旋转，1、3 号电机减速，2、4 号电机加速，可采用inno无人机机身支架，将本发明电路部分和电机部分安装固定在inn0机身支架上即可。
119.本发明采用3级定位，支持室内室外定位。1级gps/北斗定位，2级厘米级定位/支持室内定位，3级定位光学脉冲定位。
120.本发明无人机返航后通过无线充电电路部分；对无人机蓄电池进行充电；同时通过u43(wifi芯片)，连接到指定路由器；通过wifi向局域网服务器发送数据；并获取服务器发来的运行轨迹运动姿态数据，并校对本机当前时间，数据传送完毕后，等待充电完成，确定充电位置坐标（提前预设好）为起始位置；根据gps和北斗等的定位数据，依据飞行轨迹进行。每次到达指定坐标进行拍摄后，同时将当前时间加载拍摄图片或视频中。
121.本发明采用精准定位，其定位精度达到厘米级以上，并支持室内定位，可支持大型室内巡检。发明采用三级定位；第一级定位采用北斗+gps双定位；达到米级定位，通过主控芯片u2通过iic接口与u40进行通信；获取当前经纬度坐标；得到米级的定位。第二级定位采用dw1000芯片的2.4g定位技术，该技术支持室内定位。通过与地面的多点dw1000芯片组网通讯；获得十厘米级定位。
122.第三级定位采用光脉冲方式定位；在自动巡检机（无人机）的充电平台正中心下方装有led光源；该光源受脉冲控制，而在自动巡检机上分别在四角和中心位置装有5只光强传感器，通过5只光强传感器检测到的脉冲光源信号；进行厘米定位，只有当5只光强传感器所检测的光强度相同时；才判断为与充电平台正中心对齐。如有任何一侧光强过高或过低时控制飞行部分进行对正动作。当5只光强度检测合格后，为避免自然界光线对5只光强度传感器的干扰，除5只光强度传感器检测出的光强度信号近乎相同；检测光线的脉冲性，判断为完全对齐充电平台；对齐充电平台后，巡检机会通过u43连接至充电平台wifi热点；与充电平台进行通讯；请求进行无线充电，平台授权后启动无线充电，巡检机开始无线充电，并在此通过wifi连接到巡检数据收集服务器；主动将上次巡检数据发送至服务器，并通过服务器下载下次巡检巡检轨迹及巡检点。当数据上传完毕；巡检轨迹下载完成；无线充电完成后；巡检机起飞；按照巡检轨迹和巡检点进行自动巡检。
123.巡检数据可保持到机内sd卡，巡检数据添加位置标记和时间戳。
124.fpga控制部分用于保存视频或图像数据；增加时间戳。
125.驱动电机为无刷直流电机，直流电机装有旋转编码器；以uw为例，系统上电时，因为电机所处位置，没有变化，电机旋转编码器无信号输出；u22无法获取当前电机的角度；u22进入电机启动步骤；按照驱动规则假定电机所处在正对a相桥臂位置，进行慢速顺序启
动，顺序驱动因为慢速顺序启动达到启动所需位置时，电机进入了旋转状态；并跟随这驱动桥臂的顺序进行慢速的启动；因为电机慢速转动；电机内霍尔传感器有了输出信号；u22检测到来之电机霍尔信号有；根据霍尔信号检测出当前电机转子所处驱动桥臂的位置；驱动对应桥臂；当再次检测到电机霍尔信号；确定位移量后；驱动对应桥臂进行换向；让电机连续旋转。
126.信号走向为：u64发送电机转速和方向命令给u22，u22根据u64控制信息；输出相应的驱动波形到u23进行驱动功率的放大，u23足够的驱动功率驱动w方向的三相桥；三相桥连接电机。
127.在信号源电路和驱动电路不变的情况，更改三相桥电路的功率级；可以方便容易的提高所驱动电机的功率，更加容易实现模块化。
128.无人机四个方向四个电机，对应东南西北。
129.电路图中所有器件可设置在一块电路板上；安装在inno（无任何电路）无人机机架上；4个方向的电机直接连接原理图中的三相桥功率部分。
130.控制流程：系统上电后主处理器u2获取当前无人机全部状态信息：1、通过adc1获取当前蓄电池电量；2、通过pa11和pa12与u40通讯获取当前位置经纬度；3、与u38通讯获取当前任务；4、与u28通讯获取当前图像和视频数据存储容量情况；5、与ue\us\un\uw通讯获取功率电路状态是否有过流情况；6、与u43通讯；根据返回数据判断wifi电路是否正常；u2判断状态信息；出现一项故障；u2进入故障状态；对应led亮起；停止任何动作；如所有电路均正常；读取保存的返航充电站位置信息进行自动返回充电动作；u2实时与u40进行通讯；获取当前位置；发送命令给u64控制无人机的飞行高度；飞行方向及飞行速度；慢慢接近无人机充电站；当u5与充电附近安装地面dw1000模块建立通讯后；u2停止u40的定位通讯；改用u5的定位信息进行定位接近充电站；当u43\u36\u37\u39\u42其中1只接收到脉冲的光脉冲定位信号后；u2启用u43\u36\u37\u39\u42的光学脉冲定位方法进行定位；定位成功后；u2与u64进行通讯控制无人机缓慢降落；降落后进行无线充电和wifi传送数据和下载数据和获取当前实时时间；当充电完成并数据收发完成后；u2读取u38内保存的数据；回去飞行轨迹（经纬度坐标点数据）和飞行高度；u2通过与u40通讯获取经纬度数据和u2与u64通讯控制无人机沿改经纬度进行飞行；当达到拍摄经纬度坐标点后；u2与u64通讯控制无人机悬停；与u28通讯u28进行视频或图像的拍摄；u28通过j1（hdmi）接口连接摄像头；通过j1获取视频或图像数据数字信号；将该信号通过u29作为缓存堆栈保存在sd1卡中；保存时对数据加入时间戳；当该处拍摄任务完成后飞往下一处作业位置进行作业；当所有拍摄作业都完成；或sd1容量不足时；或u2通过adc1检测到蓄电池电量不足时；自动进行返航充电动作。
131.ue\us\un\uw通过各自连接正交编码器给出的信号；驱动各自桥臂的无刷直流电机旋转；其旋转方向和旋转速度受u64的信号控制。
132.可以理解的是，以上关于本发明的具体描述，仅用于说明本发明而并非受限于本发明实施例所描述的技术方案，本领域的普通技术人员应当理解，仍然可以对本发明进行
修改或等同替换，以达到相同的技术效果；只要满足使用需要，都在本发明的保护范围之内。
技术特征：
1.一种风电机组巡检控制电路，包括电机控制部分、驱动部分、功率部分、电流检测部分、传感检测部分、fpga控制部分、数据保存部分、接口部分、定位部分、巡检机状态检测部分、单片机控制部分和电源部分，其特征在于电机控制部分的信号传输端口分别与传感检测部分的信号传输端口、电流检测部分的信号传输端口、驱动部分的信号传输端口相连，驱动部分的信号传输端口分别与功率部分的信号传输端口、电流检测部分的信号传输端口、单片机控制部分的信号传输端口相连；fpga控制部分的信号传输端口分别与单片机控制部分的信号传输端口、接口部分的信号传输端口、数据保存部分的信号传输端口相连；单片机控制部分的信号传输端口分别与定位部分的信号传输端口、巡检机状态检测部分的信号传输端口相连；电源部分的电能输出端口分别与电机控制部分的电源端口、驱动部分的电源端口、功率部分的电源端口、电流检测部分的电源端口、传感检测部分的电源端口、fpga控制部分的电源端口、数据保存部分的电源端口、接口部分的电源端口、定位部分的电源端口、巡检机状态检测部分的电源端口、单片机控制部分的电源端口相连。2.根据权利要求1所述一种风电机组巡检控制电路，其特征在于所述电机控制部分包括北向电机控制芯片、南向电机控制芯片、东向电机控制芯片和西向电机控制芯片，北向电机控制芯片、南向电机控制芯片、东向电机控制芯片和西向电机控制芯片相互之间进行信息交互。3.根据权利要求1所述一种风电机组巡检控制电路，其特征在于所述驱动部分包括北向三相桥驱动电路、南向三相桥驱动电路、东向三相桥驱动电路、西向三相桥驱动电路。4.根据权利要求1所述一种风电机组巡检控制电路，其特征在于所述功率部分包括北向三相桥功率电路、南向三相桥功率电路、东向三相桥功率电路、西向三相桥功率电路，北向三相桥功率电路、南向三相桥功率电路、东向三相桥功率电路、西向三相桥功率电路的输入端连接三相电n_u、n_v、n_w。5.根据权利要求1所述一种风电机组巡检控制电路，其特征在于所述电流检测部分包括北向a相b相c相电流检测电路、南向a相b相c相电流检测电路、东向a相b相c相电流检测电路、西向a相b相c相电流检测电路。6.根据权利要求1所述一种风电机组巡检控制电路，其特征在于所述传感检测部分包括北向正交编码器/霍尔传感器电路、南向正交编码器/霍尔传感器电路、东向正交编码器/霍尔传感器电路、西向正交编码器/霍尔传感器电路。
技术总结
一种风电机组巡检控制电路属于巡检控制技术领域，尤其涉及一种风电机组巡检控制电路。本发明提供一种风电机组巡检控制电路。本发明包括电机控制部分、驱动部分、功率部分、电流检测部分、传感检测部分、FPGA控制部分、数据保存部分、接口部分、定位部分、巡检机状态检测部分、单片机控制部分和电源部分，其特征在于电机控制部分的信号传输端口分别与传感检测部分的信号传输端口、电流检测部分的信号传输端口、驱动部分的信号传输端口相连，驱动部分的信号传输端口分别与功率部分的信号传输端口、电流检测部分的信号传输端口、单片机控制部分的信号传输端口相连。部分的信号传输端口相连。部分的信号传输端口相连。
技术研发人员：王洪江 任娜 王黎明 张楠 代钦 赵婷婷
受保护的技术使用者：沈阳工程学院
技术研发日：2021.11.15
技术公布日：2022/3/8
最新回复(0)