一种服务器及其SOC系统的制作方法

一种服务器及其soc系统
技术领域
1.本发明涉及校准技术领域，特别是涉及一种服务器及其soc系统。


背景技术：

2.很多soc(system on chip，系统级芯片)会配置中低速的高精度adc(analog-to-digital converter，指模拟/数字转换器)模块，用于将系统采集的外部模拟信号转换为数字信号。在soc系统工作时，由于设备供电电压、工作环境温度、湿度等的变化，会引起adc的测量误差。
3.综上所述，如何有效地降低soc系统的adc的误差，是目前本领域技术人员急需解决的技术问题。


技术实现要素：

4.本发明的目的是提供一种服务器及其soc系统，以有效地降低soc系统的adc的误差。
5.为解决上述技术问题，本发明提供如下技术方案：
6.一种soc系统，包括：cpu，与所述cpu连接的adc控制装置，与所述adc控制装置连接的adc，分别与所述adc和所述adc控制装置连接的校准电源，所述adc控制装置包括：
7.数据存储器，用于进行数据存储；
8.定时器，用于产生定时周期；
9.分别与所述数据存储器，所述定时器，所述校准电源，所述adc以及所述cpu连接的状态机寄存器控制电路，用于根据所述cpu输出的配置信号，配置所述adc的参考电压值，配置所述定时器的定时周期，配置所述校准电源的校准电压值；通过将所述校准电源连接至所述adc的输入端，确定出用于补偿的补偿量，并利用所述补偿量对所述adc输出的待校准的数字量进行补偿，以完成对于所述adc的校准；
10.其中，当所述adc的输入端连接至外部信号采样端时，所述adc输出待校准的数字量，所述adc的输入端的连接对象由所述状态机寄存器控制电路进行控制。
11.优选的，所述adc为具有n个通道的adc，n为不小于2的正整数。
12.优选的，所述状态机寄存器控制电路，具体用于：
13.根据所述cpu输出的配置信号，配置所述adc的参考电压值，配置所述定时器的定时周期，配置所述校准电源的校准电压值，配置所述adc所启用的通道数量为k，k为正整数且k≤n；
14.循环执行k个通道的采样，并且，针对所述adc的k个通道中的任意1个通道，在所述adc的输入端连接至该通道的外部信号采样端时，接收所述adc输出的待校准的数字量，并存储在所述数据存储器中；
15.在执行了任意1个通道的采样之后，在执行下一个通道的采样之前，控制所述adc的输入端连接至所述校准电源，并将对应于所述校准电压值的理论数字量减去所述adc当
前输出的数字量，得到的差值作为用于补偿的补偿量；
16.针对得到的任意1个补偿量，将该补偿量与对应的第一目标数据相加，得到的和作为对应于所述第一目标数据的校准结果，以完成对于所述第一目标数据的校准；
17.其中，所述第一目标数据表示的是在该补偿量产生之后，在下一个补偿量产生之前，由所述adc输出的待校准的数字量。
18.优选的，所述状态机寄存器控制电路，具体用于：
19.根据所述cpu输出的配置信号，配置所述adc的参考电压值，配置所述定时器的定时周期，配置所述校准电源的校准电压值，配置所述adc所启用的通道数量为k，k为正整数且k≤n；
20.循环执行k个通道的采样，并且，针对所述adc的k个通道中的任意1个通道，在所述adc的输入端连接至该通道的外部信号采样端时，接收所述adc输出的待校准的数字量，并存储在所述数据存储器中；
21.在执行任意1个通道的采样之前，控制所述adc的输入端连接至所述校准电源，并将对应于所述校准电压值的理论数字量减去所述adc当前输出的数字量，得到差值；
22.将相邻两次产生的差值求平均值，作为用于补偿的补偿量，并与对应的第二目标数据相加，得到的和作为对应于所述第二目标数据的校准结果，以完成对于所述第二目标数据的校准；
23.其中，所述第二目标数据表示的是在相邻的两次差值之间所产生的，由所述adc输出的待校准的数字量。
24.优选的，所述状态机寄存器控制电路，具体用于：
25.根据所述cpu输出的配置信号，配置所述adc的参考电压值，配置所述定时器的定时周期，配置所述校准电源的校准电压值，配置所述adc所启用的通道数量为k，k为正整数且k≤n；
26.控制所述adc的输入端连接至所述校准电源，并将对应于所述校准电压值的理论数字量减去所述adc当前输出的数字量，得到的差值作为第一补偿量；
27.循环执行k个通道的采样，并且，针对所述adc的k个通道中的任意1个通道，在所述adc的输入端连接至该通道的外部信号采样端时，接收所述adc输出的待校准的数字量，并存储在所述数据存储器中；
28.将所述adc输出的待校准的数字量与所述第一补偿量相加，得到的和作为对应于所述adc输出的待校准的数字量的校准结果，以完成对于所述adc输出的待校准的数字量的校准；
29.每当完成了1轮k个通道的采样循环时，控制所述adc的输入端连接至所述校准电源以更新所述第一补偿量。
30.优选的，所述校准电压值被配置为所述参考电压值的一半。
31.优选的，所述状态机寄存器控制电路，还用于：
32.根据所述cpu输出的配置信号进行校准模式的选取。
33.优选的，所述adc控制装置通过系统总线与所述cpu连接。
34.优选的，所述adc控制装置通过adc控制接口与所述adc连接。
35.一种服务器，包括如上述任一项所述的soc系统。
36.应用本发明实施例所提供的技术方案，可以通过补偿实现adc的校准。具体的，在配置完毕之后，adc的输入端的连接对象可以由状态机寄存器控制电路进行控制，当adc的输入端连接至外部信号采样端时，adc输出待校准的数字量，状态机寄存器控制电路通过将校准电源连接至adc的输入端，可以确定出用于补偿的补偿量，并利用补偿量对adc输出的待校准的数字量进行补偿，从而完成对于adc的校准。由于可以完成对于adc的校准，因此本技术的方案可以有效地降低soc系统的adc的误差。并且，本技术的补偿方法由底层硬件实现，软件只需在初始化阶段配置补偿选项即可，即状态机寄存器控制电路只需在初始化阶段根据cpu输出的配置信号，配置adc的参考电压值，配置定时器的定时周期，配置校准电源的校准电压值，由于本技术是在硬件层面实现了校准，即本技术是通过与cpu连接的adc控制装置以及校准电源这样的硬件电路实现校准，使得本技术方案的补偿精确性很高，也降低了soc系统的软件工作量。
附图说明
37.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
38.图1为本发明中一种soc系统的结构示意图；
39.图2为本发明一种具体实施方式中的soc系统的结构示意图；
40.图3a为本发明一种具体实施方式中的校准模式1的校准逻辑示意图；
41.图3b为本发明一种具体实施方式中的校准模式2的校准逻辑示意图；
42.图3c为本发明一种具体实施方式中的校准模式3的校准逻辑示意图。
具体实施方式
43.本发明的核心是提供一种soc系统，可以对soc系统的adc进行精确的补偿。
44.为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
45.请参考图1，图1为本发明中一种soc系统的结构示意图，该soc系统可以包括：cpu10，与cpu10连接的adc控制装置20，与adc控制装置20连接的adc40，分别与adc40和adc控制装置20连接的校准电源30，adc控制装置20包括：
46.数据存储器202，用于进行数据存储；
47.定时器203，用于产生定时周期；
48.分别与数据存储器202，定时器203，校准电源30，adc40以及cpu10连接的状态机寄存器控制电路201，用于根据cpu10输出的配置信号，配置adc40的参考电压值，配置定时器203的定时周期，配置校准电源30的校准电压值；通过将校准电源30连接至adc40的输入端，确定出用于补偿的补偿量，并利用补偿量对adc40输出的待校准的数字量进行补偿，以完成对于adc40的校准；
49.其中，当adc40的输入端连接至外部信号采样端时，adc40输出待校准的数字量，adc40的输入端的连接对象由状态机寄存器控制电路201进行控制。
50.具体的，在图1的实施方式中，该soc系统可以包括：cpu10，adc控制装置20，adc40以及校准电源30，在其他实施方式中，soc系统还可以根据需要设置有其他部件，例如图2的实施方式中，soc系统中还包括内存装置和网络装置。
51.adc控制装置20与cpu10连接，通常是通过系统总线连接，使得cpu10可以向adc控制装置20输出相应的控制命令，也可以接收adc控制装置20发送的数据。adc40可以接收外部的模拟信号，并转换为数字信号。校准电源30可以输出校准电压，且校准电压值可以由adc控制装置20进行控制。
52.状态机寄存器控制电路201是adc控制装置20的核心，可以实现参数配置，状态获取，数据读取等功能，以完成对于adc40的校准，当然，后文的一些实施方式中，状态机寄存器控制电路201还可以实现校准模式选取的功能。状态机寄存器控制电路201可以通过控制寄存器和状态机来实现其功能。
53.在adc40工作之前，可以由系统软件进行初始化，即系统软件通过cpu10向adc控制装置20输出配置信号，具体的，是向状态机寄存器控制电路201输出配置信号，从而配置adc40的参考电压值，配置定时器203的定时周期，也就是配置采样频率，配置校准电源30的校准电压值。
54.配置完毕之后，在adc40的工作过程中，adc40的输入端的连接对象由状态机寄存器控制电路201进行控制。因此，当adc40的输入端连接至外部信号采样端时，adc40可以输出待校准的数字量。本技术是通过将校准电源30连接至adc40的输入端，可以确定出用于补偿的补偿量，得到了补偿量之后，便可以利用补偿量对adc40输出的待校准的数字量进行补偿，以完成对于adc40的校准。
55.得到补偿量的具体算法可以根据需要进行设定和调整，只要通过补偿量能够实现对于adc40的校准即可。
56.adc40可以为单通道的adc40，也可以为多通道的adc40，并且在实际应用中，adc40通常可以为具有n个通道的adc40，n为不小于2的正整数，即通常为多通道的adc40，从而可以接收多个外部信号。
57.在本发明的一种具体实施方式中，状态机寄存器控制电路201，具体用于：
58.根据cpu10输出的配置信号，配置adc40的参考电压值，配置定时器203的定时周期，配置校准电源30的校准电压值，配置adc40所启用的通道数量为k，k为正整数且k≤n；
59.循环执行k个通道的采样，并且，针对adc40的k个通道中的任意1个通道，在adc40的输入端连接至该通道的外部信号采样端时，接收adc40输出的待校准的数字量，并存储在数据存储器202中；
60.在执行了任意1个通道的采样之后，在执行下一个通道的采样之前，控制adc40的输入端连接至校准电源30，并将对应于校准电压值的理论数字量减去adc40当前输出的数字量，得到的差值作为用于补偿的补偿量；
61.针对得到的任意1个补偿量，将该补偿量与对应的第一目标数据相加，得到的和作为对应于第一目标数据的校准结果，以完成对于第一目标数据的校准；
62.其中，第一目标数据表示的是在该补偿量产生之后，在下一个补偿量产生之前，由
adc40输出的待校准的数字量。
63.便于理解可参阅图3a，并且将图3a的校准模式称为校准模式1。当采用校准模式1时，对于adc40输出的每一个待校准的数字量，都会产生一个对应的补偿量进行补偿。
64.例如k＝3，并且当前需要执行第1个通道ch1的采样，则adc40的输入端会连接至ch1的外部信号采样端，通过adc40的模数转换，状态机寄存器控制电路201可以接收adc40输出的待校准的数字量，例如称为din，状态机寄存器控制电路201会将din存储在数据存储器202中。
65.然后，状态机寄存器控制电路201会切换adc40的输入端的连接对象，即控制adc40的输入端连接至校准电源30，可以理解的是，如果adc40是理想的，则adc40当前输出的数字量应当等于对应于校准电压值的理论数字量。将对应于校准电压值的理论数字量减去adc40当前输出的数字量，得到的差值作为用于补偿的补偿量。
66.以16bit的采样精度为例，并且例如校准电压值被配置为参考电压值的一半，则对应于校准电压值的理论数字量可以表示为0x8000，即如果adc40是理想的，在adc40的输入端连接至校准电源30之后，adc40当前输出的数字量的量化结果应当为0x8000。
67.该例子中，将对应于校准电压值的理论数字量减去adc40当前输出的数字量，可以表示为：0x8000-dref。其中的dref表示的是adc40的输入端连接至校准电源30时，状态机寄存器控制电路201接收到的adc40输出的数字量。
68.然后，将补偿量(0x8000-dref)与对应的第一目标数据相加，得到的和作为对应于第一目标数据的校准结果，该例子中即din`＝din+(0x8000-dref)，din`表示的是对应于din的校准结果。
69.由于是循环执行k个通道的采样，因此，执行第2个通道ch2的采样，以及执行第3个通道ch3的采样，与上文执行第1个通道ch1的采样的原理是一致的，即，都是得到1个待校准的数字量并得到1个对应的补偿量，从而利用该补偿量对待校准的数字量进行校准。
70.在本发明的一种具体实施方式中，状态机寄存器控制电路201，具体用于：
71.根据cpu10输出的配置信号，配置adc40的参考电压值，配置定时器203的定时周期，配置校准电源30的校准电压值，配置adc40所启用的通道数量为k，k为正整数且k≤n；
72.循环执行k个通道的采样，并且，针对adc40的k个通道中的任意1个通道，在adc40的输入端连接至该通道的外部信号采样端时，接收adc40输出的待校准的数字量，并存储在数据存储器202中；
73.在执行任意1个通道的采样之前，控制adc40的输入端连接至校准电源30，并将对应于校准电压值的理论数字量减去adc40当前输出的数字量，得到差值；
74.将相邻两次产生的差值求平均值，作为用于补偿的补偿量，并与对应的第二目标数据相加，得到的和作为对应于第二目标数据的校准结果，以完成对于第二目标数据的校准；
75.其中，第二目标数据表示的是在相邻的两次差值之间所产生的，由adc40输出的待校准的数字量。
76.便于理解可参阅图3b，并且将图3b的校准模式称为校准模式2。当采用校准模式2时，对于adc40输出的每一个待校准的数字量，通过校准电压的采样结果取平均值的方式，产生一个对应的补偿量进行补偿。仍然以16bit的采样精度下的ch1的补偿为例。
77.首先，状态机寄存器控制电路201会控制adc40的输入端连接至校准电源30，并且将对应于校准电压值的理论数字量0x8000减去adc40当前输出的数字量dref1，得到差值，可以表示为(0x8000-dref1)。
78.之后执行第1个通道ch1的采样，则adc40的输入端会连接至ch1的外部信号采样端，通过adc40的模数转换，状态机寄存器控制电路201可以接收adc40输出的待校准的数字量，称为din，状态机寄存器控制电路201会将din存储在数据存储器202中。
79.然后，状态机寄存器控制电路201会控制adc40的输入端重新连接至校准电源30，并且将对应于校准电压值的理论数字量0x8000减去adc40当前输出的数字量dref2，得到差值，可以表示为(0x8000-dref2)。
80.最后，求取(0x8000-dref1)和(0x8000-dref2)的平均值，并与din相加，得到的和作为对应于din的校准结果，可以表示为：
81.din`＝din+[((0x8000-dref1)+(0x8000-dref2))/2]，式中的din`即为对应于din的校准结果。
[0082]
此外需要说明的是，该种实施方式中，每次执行了某个通道的输入采样之后，便会将adc40的输入端切换至与校准电源30连接，进行1次校准电压采样，而进行每个输入采样的校准时，需要利用到2个校准电压采样结果，因此，需要进行校准电压采样结果的复用。例如上述例子中的(0x8000-dref2)在进行第1个通道ch1的采样结果的校准时需要使用到，后续在进行第2个通道ch2的采样结果的校准时也需要使用到。通过这样的复用手段，能够有效地降低所需要的校准电压采样次数。
[0083]
在本发明的一种具体实施方式中，状态机寄存器控制电路201，具体用于：
[0084]
根据cpu10输出的配置信号，配置adc40的参考电压值，配置定时器203的定时周期，配置校准电源30的校准电压值，配置adc40所启用的通道数量为k，k为正整数且k≤n；
[0085]
控制adc40的输入端连接至校准电源30，并将对应于校准电压值的理论数字量减去adc40当前输出的数字量，得到的差值作为第一补偿量；
[0086]
循环执行k个通道的采样，并且，针对adc40的k个通道中的任意1个通道，在adc40的输入端连接至该通道的外部信号采样端时，接收adc40输出的待校准的数字量，并存储在数据存储器202中；
[0087]
将adc40输出的待校准的数字量与第一补偿量相加，得到的和作为对应于adc40输出的待校准的数字量的校准结果，以完成对于adc40输出的待校准的数字量的校准；
[0088]
每当完成了1轮k个通道的采样循环时，控制adc40的输入端连接至校准电源30以更新第一补偿量。
[0089]
便于理解可参阅图3c，并且将图3c的校准模式称为校准模式3。当采用校准模式3时，对于每一轮循环产生的k个待校准的数字量，都是采用同一个补偿量进行校准，即采用第一补偿量进行校准。
[0090]
每当完成了1轮k个通道的采样循环时，便会控制adc40的输入端连接至校准电源30以更新第一补偿量。
[0091]
校准模式3有效地降低了所需要的校准电压采样次数，通常可以应用在soc系统的工作环境较为稳定的场合中，而校准模式2所需要的校准电压采样次数虽然高于校准模式3，但是在soc系统的工作环境较为复杂多变的场合中，通过取平均值的方式确定出补偿量，
能够有效地保障精度，不容易出现误差过大的情况。在实际应用中，校准模式2和校准模式3是较为常用的校准模式。
[0092]
在上述的实施方式中，校准电压值都是被配置为参考电压值的一半，这也是实际应用中较为方便的实施方式，因为采用这样的配置，可以方便。快速地确定出校准电压值的理论数字量。同时，由于输入的模拟信号可能在整个参考电压范围内变化，对于参考电压范围内的不同区间，所需要的理想的补偿量可能是不一样的，因此，通过将校准电压值配置为参考电压值的一半，可以起到折中的效果。当然，部分场合中，可以按照adc40的输入端连接至外部信号采样端时所接收的电压大小，相适应的调整校准电压值的取值，可以有效地提高补偿精度，但由于需要不断地调整校准电压值的取值，会提高计算的复杂性。
[0093]
在本发明的一种具体实施方式中，状态机寄存器控制电路201，还用于：
[0094]
根据cpu10输出的配置信号进行校准模式的选取。
[0095]
考虑到实际应用中，状态机寄存器控制电路201可以支持多种校准模式，例如同时支持上述实施例中的校准模式1至3，该种实施方式，状态机寄存器控制电路201便可以根据cpu10输出的配置信号进行校准模式的选取。
[0096]
在图2的实施方式中，adc控制装置20通过系统总线与cpu10连接，也是较为方便的实施方式，通过系统总线使得adc控制装置20可以方便地与cpu10信号通信，当然，也可以实现与系统总线上的其他系统器件的通信。与adc40连接时，由于需要进行adc40的输入端的连接对象的选择，在部分场合中，还需要进行adc40的通道选择，因此，adc控制装置20可以通过adc40控制接口与adc40连接，以便于实现上述功能。
[0097]
应用本发明实施例所提供的技术方案，可以通过补偿实现adc40的校准。具体的，在配置完毕之后，adc40的输入端的连接对象可以由状态机寄存器控制电路201进行控制，当adc40的输入端连接至外部信号采样端时，adc40输出待校准的数字量，状态机寄存器控制电路201通过将校准电源30连接至adc40的输入端，可以确定出用于补偿的补偿量，并利用补偿量对adc40输出的待校准的数字量进行补偿，从而完成对于adc40的校准。由于可以完成对于adc40的校准，因此本技术的方案可以有效地降低soc系统的adc40的误差。并且，本技术的补偿方法由底层硬件实现，软件只需在初始化阶段配置补偿选项即可，即状态机寄存器控制电路201只需在初始化阶段根据cpu10输出的配置信号，配置adc40的参考电压值，配置定时器203的定时周期，配置校准电源30的校准电压值，由于本技术是在硬件层面实现了校准，即本技术是通过与cpu10连接的adc控制装置20以及校准电源30这样的硬件电路实现校准，使得本技术方案的补偿精确性很高，也降低了soc系统的软件工作量。
[0098]
相应于上面的soc系统的实施例，本发明实施例还提供了一种服务器，可以与上文相互对应参照，此处不再重复说明。
[0099]
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
[0100]
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
[0101]
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。

技术特征：
1.一种soc系统，其特征在于，包括：cpu，与所述cpu连接的adc控制装置，与所述adc控制装置连接的adc，分别与所述adc和所述adc控制装置连接的校准电源，所述adc控制装置包括：数据存储器，用于进行数据存储；定时器，用于产生定时周期；分别与所述数据存储器，所述定时器，所述校准电源，所述adc以及所述cpu连接的状态机寄存器控制电路，用于根据所述cpu输出的配置信号，配置所述adc的参考电压值，配置所述定时器的定时周期，配置所述校准电源的校准电压值；通过将所述校准电源连接至所述adc的输入端，确定出用于补偿的补偿量，并利用所述补偿量对所述adc输出的待校准的数字量进行补偿，以完成对于所述adc的校准；其中，当所述adc的输入端连接至外部信号采样端时，所述adc输出待校准的数字量，所述adc的输入端的连接对象由所述状态机寄存器控制电路进行控制。2.根据权利要求1所述的soc系统，其特征在于，所述adc为具有n个通道的adc，n为不小于2的正整数。3.根据权利要求2所述的soc系统，其特征在于，所述状态机寄存器控制电路，具体用于：根据所述cpu输出的配置信号，配置所述adc的参考电压值，配置所述定时器的定时周期，配置所述校准电源的校准电压值，配置所述adc所启用的通道数量为k，k为正整数且k≤n；循环执行k个通道的采样，并且，针对所述adc的k个通道中的任意1个通道，在所述adc的输入端连接至该通道的外部信号采样端时，接收所述adc输出的待校准的数字量，并存储在所述数据存储器中；在执行了任意1个通道的采样之后，在执行下一个通道的采样之前，控制所述adc的输入端连接至所述校准电源，并将对应于所述校准电压值的理论数字量减去所述adc当前输出的数字量，得到的差值作为用于补偿的补偿量；针对得到的任意1个补偿量，将该补偿量与对应的第一目标数据相加，得到的和作为对应于所述第一目标数据的校准结果，以完成对于所述第一目标数据的校准；其中，所述第一目标数据表示的是在该补偿量产生之后，在下一个补偿量产生之前，由所述adc输出的待校准的数字量。4.根据权利要求2所述的soc系统，其特征在于，所述状态机寄存器控制电路，具体用于：根据所述cpu输出的配置信号，配置所述adc的参考电压值，配置所述定时器的定时周期，配置所述校准电源的校准电压值，配置所述adc所启用的通道数量为k，k为正整数且k≤n；循环执行k个通道的采样，并且，针对所述adc的k个通道中的任意1个通道，在所述adc的输入端连接至该通道的外部信号采样端时，接收所述adc输出的待校准的数字量，并存储在所述数据存储器中；在执行任意1个通道的采样之前，控制所述adc的输入端连接至所述校准电源，并将对应于所述校准电压值的理论数字量减去所述adc当前输出的数字量，得到差值；
将相邻两次产生的差值求平均值，作为用于补偿的补偿量，并与对应的第二目标数据相加，得到的和作为对应于所述第二目标数据的校准结果，以完成对于所述第二目标数据的校准；其中，所述第二目标数据表示的是在相邻的两次差值之间所产生的，由所述adc输出的待校准的数字量。5.根据权利要求2所述的soc系统，其特征在于，所述状态机寄存器控制电路，具体用于：根据所述cpu输出的配置信号，配置所述adc的参考电压值，配置所述定时器的定时周期，配置所述校准电源的校准电压值，配置所述adc所启用的通道数量为k，k为正整数且k≤n；控制所述adc的输入端连接至所述校准电源，并将对应于所述校准电压值的理论数字量减去所述adc当前输出的数字量，得到的差值作为第一补偿量；循环执行k个通道的采样，并且，针对所述adc的k个通道中的任意1个通道，在所述adc的输入端连接至该通道的外部信号采样端时，接收所述adc输出的待校准的数字量，并存储在所述数据存储器中；将所述adc输出的待校准的数字量与所述第一补偿量相加，得到的和作为对应于所述adc输出的待校准的数字量的校准结果，以完成对于所述adc输出的待校准的数字量的校准；每当完成了1轮k个通道的采样循环时，控制所述adc的输入端连接至所述校准电源以更新所述第一补偿量。6.根据权利要求1所述的soc系统，其特征在于，所述校准电压值被配置为所述参考电压值的一半。7.根据权利要求1所述的soc系统，其特征在于，所述状态机寄存器控制电路，还用于：根据所述cpu输出的配置信号进行校准模式的选取。8.根据权利要求1所述的soc系统，其特征在于，所述adc控制装置通过系统总线与所述cpu连接。9.根据权利要求8所述的soc系统，其特征在于，所述adc控制装置通过adc控制接口与所述adc连接。10.一种服务器，其特征在于，包括如权利要求1至9任一项所述的soc系统。

技术总结
本申请公开了一种SOC系统，包括：CPU，ADC控制装置，ADC，校准电源，ADC控制装置包括：数据存储器；定时器；状态机寄存器控制电路，用于根据CPU输出的配置信号，配置ADC的参考电压值，配置定时器的定时周期，配置校准电源的校准电压值；通过将校准电源连接至ADC的输入端，确定出用于补偿的补偿量，并利用补偿量对ADC输出的待校准的数字量进行补偿，以完成对于ADC的校准；当ADC的输入端连接至外部信号采样端时，ADC输出待校准的数字量，ADC的输入端的连接对象由状态机寄存器控制电路控制。应用本申请的方案，可以对SOC系统的ADC进行精确的补偿。本申请还提供了一种服务器，具有相应效果。具有相应效果。具有相应效果。


技术研发人员：李默
受保护的技术使用者：山东云海国创云计算装备产业创新中心有限公司
技术研发日：2021.11.26
技术公布日：2022/3/8