基于复合沟道结构的高电子迁移率晶体管及其制备方法

1.本发明属于半导体技术领域，具体涉及一种基于复合沟道结构的高电子迁移率晶体管及其制备方法。


背景技术：

2.随着功率电力电子技术的不断发展，对电力电子器件的性能要求也越来越高。传统的硅基半导体器件的性能提升逐渐逼近其理论极限，近年来，氮化镓材料由于具有禁带宽度大、临界击穿场强高的优势而受到广泛关注。由此，氮化镓基高电子迁移率晶体管也凭借其禁带宽度大、临界击穿场强高等良好的高频特性在移动电话、卫星电视和雷达等领域得到了广泛应用。
3.目前，现有的高电子迁移率晶体管通常采用algan/gan异质结沟道，由于自发极化效应和压电极化效应的存在，在algan/gan异质结界面处会有二维电子气生成，二维电子气具有电子饱和漂移速度高，迁移率高的特点，所以基于algan/gan异质结的高电子迁移率晶体管具有耐高压、功率密度高的特点。相比于二元合金gan材料，三元合金algan材料的晶格长度介于gan和aln之间，且algan材料的禁带宽度更大，临界击穿电场也更高，因而使得algan材料的器件在高压应用领域具有更大的优势。
4.然而，algan材料由于合金无需散射的效应，导致algan基高电子迁移率晶体管的输出电流较小，功率密度较低，从而影响了器件的功率品质因数。因此，同时提高algan基高电子迁移率晶体管的击穿特性和输出特性极为重要。


技术实现要素：

5.为了解决现有技术中存在的上述问题，本发明提供了一种基于复合沟道结构的高电子迁移率晶体管及其制备方法。本发明要解决的技术问题通过以下技术方案实现：
6.第一方面，本发明提供了一种基于复合沟道结构的高电子迁移率晶体管，自下而上依次包括：衬底、成核层、缓冲层、复合沟道层、势垒层，所述势垒层上面设有源极、漏极和栅极，所述栅极位于所述源极和所述漏极之间，所述势垒层、源极、漏极和栅极的上表面均设置有钝化层；其中，
7.所述复合沟道层包括位于底层的gan层，和位于所述gan层上的若干algan层，所述源极和所述漏极自所述势垒层上表面向下延伸至所述复合沟道层中的gan层。
8.在本发明的一个实施例中，所述复合沟道层中的若干algan层中的al组份自下而上依次递增。
9.在本发明的一个实施例中，所述复合沟道层中gan层的厚度为50-200nm，每层algan材料的厚度为50-100nm。
10.在本发明的一个实施例中，所述势垒层的材料为algan，且其al组分大于所述复合沟道层中最上层algan层的al组分。
11.在本发明的一个实施例中，所述衬底的材料为蓝宝石、碳化硅、硅或者氮化镓体材
料。
12.在本发明的一个实施例中，所述缓冲层和所述复合沟道层之间还包括背势垒层。
13.在本发明的一个实施例中，所述背势垒层的材料为algan，其中，al组分为0.05-0.8。
14.在本发明的一个实施例中，所述源极和所述漏极的材料采用ti/al/ni/au或者ti/al/mo/au的金属组合，以与所述复合沟道层形成欧姆接触。
15.第二方面，本发明提供了一种基于复合沟道结构的高电子迁移率晶体管的制备方法，包括以下步骤：
16.s1：在衬底上依次淀积成核层和缓冲层；
17.s2：在所述缓冲层上淀积一层gan层，并在gan层上一次淀积若干层algan层，以形成复合沟道层；
18.s3：在所述复合沟道层上淀积势垒层；
19.s4：在所述势垒层上制备源极、漏极以及栅极；
20.s5：在整个器件表面形成钝化层，并引出电极，以得到基于复合沟道结构的高电子迁移率晶体管。
21.在本发明的一个实施例中，在步骤s1之后、s2之前还包括：
22.在所述缓冲层上形成背势垒层。
23.本发明的有益效果：
24.1、本发明提供的基于复合沟道结构的高电子迁移率晶体管由于复合沟道结构同时包含了常规的algan/gan异质结沟道和新型的algan/algan异质结沟道，多沟道结合有效地提高了器件的输出特性；同时，在栅极下方的电场峰值处采用algan材料，有效地提高了器件的击穿特性；与传统结构的器件相比，同时改善了器件的击穿特性和导通特性，进而大幅度地提高了器件的功率品质因数；
25.2、本发明提供的晶体管通过在沟道层下方引入背势垒层，使得器件的缓冲层漏电降低，进一步提高器件的击穿电压。
26.以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
27.图1是本发明实施例提供的一种基于复合沟道结构的高电子迁移率晶体管结构示意图；
28.图2是本发明实施例提供的复合沟道层的结构示意图；
29.图3是本发明实施例提供的另一种基于复合沟道结构的高电子迁移率晶体管结构示意图；
30.图4是本发明实施例提供的一种基于复合沟道结构的高电子迁移率晶体管的制备方法流程图；
31.图5是本发明实施例提供的另一种基于复合沟道结构的高电子迁移率晶体管的制备方法流程图；
32.图6a-6h是本发明实施例提供的基于复合沟道结构的高电子迁移率晶体管的制备工艺过程图；
33.图7是本发明实施例三制备的基于gan/algan复合沟道结构的外延材料的能带图；
34.图8是本发明实施例三制备的晶体管与常规结构高电子迁移率晶体管的击穿特性对比图；
35.图9是本发明实施例三制备的晶体管与常规结构高电子迁移率晶体管的输出特性对比图。
具体实施方式
36.下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
37.实施例一
38.请参见图1，图1是本发明实施例提供的一种基于复合沟道结构的高电子迁移率晶体管结构示意图，自下而上依次包括：衬底1、成核层2、缓冲层3、复合沟道层4、势垒层5，势垒层5上面设有源极6、漏极7和栅极8，栅极8位于源极6和漏极7之间，势垒层5、源极6、漏极7和栅极8的上表面均设置有钝化层9，其中，
39.复合沟道层4包括位于底层的gan层，和位于gan层上的若干algan层，源极6和漏极7自势垒层5上表面向下延伸至复合沟道层4中的gan层。
40.进一步地，请参见图2，图2是本发明实施例提供的复合沟道层的结构示意图。其中，复合沟道层4中的若干algan层中的al组份自下而上依次递增，从而形成al组分不同的algan沟道层。进一步地，复合沟道层4中gan层的厚度为50-200nm，每层algan材料的厚度为50-100nm。
41.优选的，可以采用一层gan和2-5层algan形成复合沟道层4，整个复合沟道层4的总厚度为100～500nm。
42.在本实施例中，衬底1的材料为蓝宝石、碳化硅、硅或者氮化镓体材料；成核层2的材料为aln，厚度为30-100nm；缓冲层3的材料为gan，其厚度为0.5～5μm；势垒层5的材料为algan，且其al组分大于复合沟道层4中最上层algan层的al组分，厚度为10nm～40nm；钝化层9的材料为sin或sio2，厚度为50-400nm。
43.进一步地，源极6和漏极7的材料采用ti/al/ni/au或者ti/al/mo/au的金属组合，以与复合沟道层4形成欧姆接触。
44.优选的，本实施例采用ti/al/ni/au金属形成源漏极，其中，ti金属的厚度为20-100nm，al金属的厚度为100-300nm，ni金属的厚度为20-200nm，au金属的厚度为20-200nm。栅极8采用ni/au金属组合，其中，ni金属的厚度为20-100nm，au金属的厚度为50-500nm。
45.本实施例提供的基于复合沟道结构的高电子迁移率晶体管由于复合沟道结构同时包含了常规的algan/gan异质结沟道和新型的algan/algan异质结沟道，多沟道结合有效地提高了器件的输出特性；同时，在栅极下方的电场峰值处采用algan材料，有效地提高了器件的击穿特性；与传统结构的器件相比，同时改善了器件的击穿特性和导通特性，进而大幅度地提高了器件的功率品质因数。
46.在本发明的另一个实施例中，缓冲层3和复合沟道层4之间还包括背势垒层10。请参见图3，图3是本发明实施例提供的另一种基于复合沟道结构的高电子迁移率晶体管结构示意图，其中，背势垒层10的材料为algan，厚度为100-400nm，al组分为0.05-0.8。
47.本实施例提供的晶体管通过在沟道层下方引入背势垒层，使得器件的缓冲层漏电降低，进一步提高了器件的击穿电压。
48.实施例二
49.在上述实施例一的基础上，本实施例提供了一种基于复合沟道结构的高电子迁移率晶体管的制备方法。请参见图4，图4是本发明实施例提供的一种基于复合沟道结构的高电子迁移率晶体管的制备方法流程图，其包括以下步骤：
50.s1：在衬底上依次淀积成核层和缓冲层。
51.首先，选择蓝宝石、碳化硅、硅或者氮化镓体材料中的一种作为衬底，并对选取的衬底进行预处理和热处理。
52.具体地，将衬底放入hf酸溶液中浸泡1min，再依次放入丙酮溶液、无水乙醇溶液和去离子水中各超声清洗10min以消除表面悬挂键，将清洗吹干后的衬底在h2氛围反应室的1050℃温度下进行热处理10分钟，以去除表面污染物。
53.然后，将衬底放入金属有机物化学气相淀积mocvd系统中，依次在衬底上淀积aln成核层和gan缓冲层。
54.具体地，先将mocvd系统的参数设置为：反应室压力为10-100torr、温度为900℃，并向反应室内同时通入流量为10-100sccm的al源、流量为1000-2000sccm的氢气和流量为3000-6000sccm的氨气，采用mocvd工艺淀积生长aln成核层。保持反应室的压力和温度不变，向反应室中通入流量为50-100μmol/min的ga源、流量为1000-2000sccm的氢气和流量为3000-6000sccm的氨气，在成核层上形成gan缓冲层。
55.s2：在缓冲层上淀积一层gan层，并在gan层上一次淀积若干层algan层，以形成复合沟道层。
56.保持反应室温度和压力不变，向反应室中通入流量为0-100μmol/min的al源、流量为50-100μmol/min的ga源、流量为1000-2000sccm的氢气和流量为3000-6000sccm的氨气，以在缓冲层上形成复合势垒层。
57.具体地，首先将al源的流量调整为0，即不向反应室内通入al源，以在缓冲层上形成一层gan层。然后，保持其他条件不变，向反应室中加入al源，并通过调整al源的流量，以在gan层上形成若干al组分不同的algan层，从而在缓冲层上形成复合沟道层。
58.需要说明的是，在形成algan层时，每一层的al组分自下而上依次递增。
59.s3：在复合沟道层上淀积势垒层。
60.具体地，调整mocvd工艺中的反应室压力0-100torr，温度为900℃，并向反应室中通入流量为10-100sccm的al源，流量为50-100μmol/min的ga源，流量为3000-6000sccm的氨气，流量为1000-2000sccm的氢气，以在复合沟道层上形成algan势垒层。
61.需要说明的是，势垒层中algan材料的al组份应大于复合沟道层中最上层algan材料的al组份。
62.s4：在势垒层上制备源极、漏极以及栅极。
63.s41：在势垒层上制备源极和漏极
64.首先，在algan势垒层上制作掩膜，形成欧姆窗口；然后，采用icp刻蚀源漏区域以露出复合沟道层中的gan材料；最后采用电子束蒸发工艺依次淀积ti/al/ni/au金属，以形成源极和漏极。
65.具体地，刻蚀工艺条件为：温度为50℃，反应腔的压强为20mtorr，cl2流量为10sccm，bcl3流量为25sccm，射频源功率为100w。电子束蒸发工艺的速率为0.1nm/s，并在850℃下进行退火30s，其中ti的厚度为20nm，al的厚度为100nm，ni的厚度为20nm，au的厚度为20nm。
66.s42：在势垒层上制备栅极
67.在algan势垒层上制作掩膜，形成栅极窗口，将形成栅极窗口的样品放置在电子束蒸发反应室中，利用纯度均为99.999％的镍和金靶材，在栅极窗口中采用电子束蒸发工艺淀积金属ni/au作为栅极，其中ni的厚度为22nm，au的厚度为150nm。
68.s5：在整个器件表面形成钝化层，并引出电极，以得到基于复合沟道结构的高电子迁移率晶体管。
69.首先，采用等离子体增强化学气相沉积pecvd工艺在势垒层、源极、漏极和栅极的上部淀积钝化层。
70.具体的，将步骤4得到的样片放入等离子体化学气相淀积pecvd反应室内，pecvd工艺在势垒层、源极、漏极和栅极的上部淀积300nm厚的sio2钝化层。其中，pecvd工艺的参数设置为：反应室压力为0.5pa、温度为200℃，向反应室同时通入流量为20sccm的sih4和流量为100sccm的n2o。
71.然后，在源极、漏极、栅极上方的钝化层上开孔，引出电极.
72.至此，完成基于复合沟道结构的高电子迁移率晶体管的制备。
73.在本发明的另一个实施例中，步骤s1之后、s2之前还包括：
74.在缓冲层上形成背势垒层。
75.具体地，在缓冲层上，采用mocvd工艺淀积背势垒层。背势垒层的材料是algan，其中al组份为0.05-0.8，背势垒层的厚度为100-400nm。
76.其中，mocvd工艺条件为：反应室压力为10-100torr，温度为900℃，al源流量为10-100μmol/min，ga源流量为30-90μmol/min，氨气流量为3000-6000sccm，氢气流量为1000-2000sccm。
77.本实施例提供的方法可制备得到上述实施例一提供的器件，因而也具有实施例一中器件的优点。
78.实施例三
79.下面结合附图，以制备衬底为蓝宝石材料、复合沟道层具有两层algan且缓冲层和复合沟道层之间具有背势垒层的晶体管为例，对本发明提供的制备方法进行举例介绍。
80.请参见图5和图6a-6h，图5是本发明实施例提供的另一种基于复合沟道结构的高电子迁移率晶体管的制备方法流程图；图6a-6h是本发明实施例提供的基于复合沟道结构的高电子迁移率晶体管的制备工艺过程图。
81.具体包括以下步骤：
82.步骤1：选取蓝宝石衬底，并进行清洗和热处理
83.具体地，将衬底放入hf酸溶液中浸泡1min，再依次放入丙酮溶液、无水乙醇溶液和去离子水中各超声清洗10min以消除表面悬挂键。将清洗吹干后的衬底在h2氛围反应室的1050℃温度下进行热处理10分钟，以去除表面污染物。
84.步骤2：在蓝宝石衬底上淀积aln成核层
85.具体地，将衬底放入金属有机物化学气相淀积mocvd系统中，将mocvd系统的参数设置为：反应室压力为10torr、温度为900℃；向反应室内同时通入流量为30sccm的al源、流量为1000sccm的氢气和流量为3000sccm的氨气，采用mocvd工艺淀积生长30nm的aln成核层，如图6a所示。
86.步骤3：在aln成核层上淀积gan缓冲层
87.具体地，在成核层上，采用mocvd工艺淀积2μm的gan缓冲层，如图6b所示。mocvd工艺参数为：反应室压力为10torr、温度为900℃，流量为30μmol/min的ga源、流量为1000sccm的氢气和流量为3000sccm的氨气。
88.步骤4：在gan缓冲层上淀积algan背势垒层
89.具体地，在缓冲层上，采用mocvd工艺淀积200nm的algan背势垒层，如图6c所示。mocvd工艺参数为：反应室压力为10torr、温度为900℃，流量分别为5μmol/min的al源，30μmol/min的ga源、流量为1000sccm的氢气和流量为3000sccm的氨气。
90.步骤5：在algan背势垒层淀积gan/algan复合沟道层
91.具体地，在背势垒层上，分别采用mocvd工艺淀积一层gan沟道层、al组分为0.3的第一层algan沟道层以及al组分为0.5的第二层algan沟道层，从而形成复合沟道层，如图6d所示。
92.更具体地，首先，设置mocvd工艺参数为：反应室压力为10torr，温度为900℃，并同时通入流量为30μmol/min的ga源、流量为1000sccm的氢气和流量为3000sccm的氨气，以形成gan沟道层。
93.然后，保持mocvd工艺参数为：反应室压力为10torr，温度为900℃，向反应室同时通入流量为10μmol/min的al源、流量为30μmol/min的ga源、流量为1000sccm的氢气和流量为3000sccm的氨气，以在gan沟道层形成al组分为0.3的第一层algan沟道层。
94.最后，保持其他参数不变，调整al源流量为30μmol/min，以在第一层algan沟道层上形成al组分为0.5的第二层algan沟道层。
95.步骤6：在gan/algan复合沟道层上淀积algan势垒层
96.具体地，在复合沟道层上，采用mocvd工艺淀积algan势垒层，如图6e所示。其中，algan势垒层中al的组分为0.7，淀积厚度为40nm。mocvd工艺参数为：反应室压力为10torr，温度为900℃，al源流量为40μmol/min、ga源流量为30μmol/min、氢气流量为1000sccm，氨气流量为3000sccm。
97.步骤7：在algan势垒层上刻蚀源漏区域并制作源极和漏极
98.具体地，在algan势垒层上制作掩膜，形成欧姆窗口，采用icp刻蚀所述源漏区域露出复合沟道层中的gan材料，刻蚀工艺为：温度为50℃，反应腔的压强为20mtorr，cl2流量为10sccm，bcl3流量为25sccm，射频源功率为100w。然后采用电子束蒸发工艺淀积ti/al/ni/au金属形成源极和漏极，如图6f所示。其中，电子束蒸发工艺的速率为0.1nm/s，并在850℃下进行退火30s，其中ti的厚度为20nm，al的厚度为100nm，ni的厚度为20nm，au的厚度为20nm。
99.步骤8：在algan势垒层制作栅极
100.具体地，在algan势垒层上制作掩膜，形成栅极窗口，将形成栅极窗口的样品放置在电子束蒸发反应室中，利用纯度均为99.999％的镍和金靶材，在栅极窗口中采用电子束
蒸发工艺淀积金属ni/au作为栅极，如图6g所示。其中，ni的厚度为20nm，au的厚度为50nm。
101.步骤9：在器件表面形成钝化层
102.具体地，将进行完上述步骤的样片放入等离子体化学气相淀积pecvd反应室内，设置pecvd工艺的参数为：反应室压力为0.5pa、温度为200℃，向反应室同时通入流量为20sccm的sih4和流量为100sccm的n2o，在在势垒层、源极、漏极和栅极的上部淀积50nm厚的sio2钝化层，如图6h所示。
103.步骤10：在源极、漏极、栅极上方的钝化层上开孔，引出电极，以完成晶体管的制备。
104.为了进一步说明本发明的有益效果，本实施例还对上面制备得到的器件性能进行了验证，并将其与常规结构的晶体管进行了性能比较。请参见图7-9，图7是本发明实施例三制备的基于gan/algan复合沟道结构的外延材料的能带图；图8是本发明实施例三制备的晶体管与常规结构高电子迁移率晶体管的击穿特性对比图；图9是本发明实施例三制备的晶体管与常规结构高电子迁移率晶体管的输出特性对比图。其中，本实施例采用的常规结构的晶体管是通过采用文献名称为《more than-3000v reverse blocking schottky-drain algan-channel hemts with＞230mw/cm2 power figure-of-merit》，文献号为10.1109/led.2019.2941530的文献中提供的方法制备得到的。
105.从图7可以看出，展示了该符合沟道异质结结构的能带图，可以看到有明显的多层二维电子气生成。
106.从图8可以看出，本发明通过引入gan/algan复合沟道结构，所制备得到的高电子迁移率晶体管的击穿电压得到了显著提升。
107.从图9可以看出，与常规结构的高电子迁移率晶体管相比，本发明通过引入gan/algan复合沟道结构，所制备得到的高电子迁移率晶体管的输出特性得到显著提升。
108.综上所述，本发明提供的晶体管采用了gan/algan复合沟道结构，可以同时有效地提高高电子迁移率晶体管的击穿电压和输出电流。与传统结构的高电子迁移率晶体管相比，可以显著地提高器件的功率品质因数。
109.在本发明中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
110.此外，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
111.以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

技术特征：
1.一种基于复合沟道结构的高电子迁移率晶体管，其特征在于，自下而上依次包括：衬底(1)、成核层(2)、缓冲层(3)、复合沟道层(4)、势垒层(5)，所述势垒层(5)上面设有源极(6)、漏极(7)和栅极(8)，所述栅极(8)位于所述源极(6)和所述漏极(7)之间，所述势垒层(5)、源极(6)、漏极(7)和栅极(8)的上表面均设置有钝化层(9)；其中，所述复合沟道层(4)包括位于底层的gan层，和位于所述gan层上的若干algan层，所述源极(6)和所述漏极(7)自所述势垒层(5)上表面向下延伸至所述复合沟道层(4)中的gan层。2.根据权利要求1所述的基于复合沟道结构的高电子迁移率晶体管，其特征在于，所述复合沟道层(4)中的若干algan层中的al组份自下而上依次递增。3.根据权利要求1所述的基于复合沟道结构的高电子迁移率晶体管，其特征在于，所述复合沟道层(4)中gan层的厚度为50-200nm，每层algan材料的厚度为50-100nm。4.根据权利要求1所述的基于复合沟道结构的高电子迁移率晶体管，其特征在于，所述势垒层(5)的材料为algan，且其al组分大于所述复合沟道层(4)中最上层algan层的al组分。5.根据权利要求1所述的基于复合沟道结构的高电子迁移率晶体管，其特征在于，所述衬底(1)的材料为蓝宝石、碳化硅、硅或者氮化镓体材料。6.根据权利要求1所述的基于复合沟道结构的高电子迁移率晶体管，其特征在于，所述缓冲层(3)和所述复合沟道层(4)之间还包括背势垒层(10)。7.根据权利要求6所述的基于复合沟道结构的高电子迁移率晶体管，其特征在于，所述背势垒层(10)的材料为algan，其中，al组分为0.05-0.8。8.根据权利要求1所述的基于复合沟道结构的高电子迁移率晶体管，其特征在于，所述源极(6)和所述漏极(7)的材料采用ti/al/ni/au或者ti/al/mo/au的金属组合，以与所述复合沟道层(4)形成欧姆接触。9.一种基于复合沟道结构的高电子迁移率晶体管的制备方法，其特征在于，包括以下步骤：s1：在衬底上依次淀积成核层和缓冲层；s2：在所述缓冲层上淀积一层gan层，并在gan层上一次淀积若干层algan层，以形成复合沟道层；s3：在所述复合沟道层上淀积势垒层；s4：在所述势垒层上制备源极、漏极以及栅极；s5：在整个器件表面形成钝化层，并引出电极，以得到基于复合沟道结构的高电子迁移率晶体管。10.根据权利要求9所述的基于复合沟道结构的高电子迁移率晶体管的制备方法，其特征在于，在步骤s1之后、s2之前还包括：在所述缓冲层上形成背势垒层。

技术总结
本发明公开了一种基于复合沟道结构的高电子迁移率晶体管及其制备方法，该器件自下而上依次包括：衬底、成核层、缓冲层、复合沟道层、势垒层，势垒层上面设有源极、漏极和栅极，栅极位于源极和漏极之间，势垒层、源极、漏极和栅极的上表面均设置有钝化层；其中，复合沟道层包括位于底层的GaN层，和位于GaN层上的若干AlGaN层，源极和漏极自势垒层上表面向下延伸至复合沟道层中的GaN层。本发明提供的基于复合沟道结构的高电子迁移率晶体管相比传统器件，同时改善了器件的击穿特性和导通特性，进而大幅度地提高了器件的功率品质因数。而大幅度地提高了器件的功率品质因数。而大幅度地提高了器件的功率品质因数。


技术研发人员：赵胜雷 吴银河 张进成 刘爽 宋秀峰 王中旭 段小玲 郝跃
受保护的技术使用者：西安电子科技大学
技术研发日：2021.11.15
技术公布日：2022/3/8