电源用半导体集成电路的制作方法

1.本发明涉及在构成对直流电压进行变换的串联调节器那样的电压调节器或将电源装置的电压直接向负载供给或切断的电源开关的电源用半导体集成电路(电源用ic)中利用而有效的技术。


背景技术：

2.作为对设置在直流电压输入端子与输出端子之间的晶体管进行控制来输出所希望的电位的直流电压的电源装置，有串联调节器(以下，简称为调节器)。
3.在车载用调节器中，通常通过连接器将汽车导航仪等车载电子设备与调节器连接。因此，有时连接器因车身的振动而脱落，电源的输出端子变为开路，或者在作为负载的电子设备的内部发生短路。因此，要求车载用调节器具有检测这样的异常状态的功能。
4.因此，例如如图6所示，提出了与调节器用半导体集成电路(调节器用ic)相关的发明，该调节器用半导体集成电路构成为设置检测输出端子的开路状态的开路异常检测用比较器cmp1、检测短路状态的短路异常检测用比较器cmp2、以及使开路异常检测电路和短路异常检测电路的输出延迟的延迟电路dly，利用由延迟电路延迟后的信号生成异常检测信号err_op、err_sc并从输出端子输出(专利文献1、2)。设置延迟电路是为了避免由于在动作开始时向与输出端子连接的电容器co流入冲击电流而从短路异常检测电路错误地输出异常检测信号。
5.在图6所示的具备延迟电路的调节器用ic中，在输出端子out的负载设备从未连接的状态转移到连接状态时，连接有延迟设定用的电容器cd的外部端子cd的电压vcd上升到相当高的电压，因此存在如图7的(a)所示的期间td那样放电时间不足，无法检测出输出端子的开路状态的消除，在短路异常检测信号err_sc中出现误检测脉冲ep1这样的课题。另外，在从负载设备的短路状态向短路被消除的状态转移时，也同样地延迟设定用的电容器的放电时间不足而无法进行短路消除的检测，如图7的(b)所示，可知存在在开路异常检测信号err_op中出现误检测脉冲ep2这样的课题。另外，同样的课题在具有与上述调节器用ic类似的结构，将电源装置(电池等)的电压直接向负载供给或切断的电源开关用ic中也发生。
6.专利文献1：日本特开2017-45096号公报
7.专利文献2：日本特开2018-55545号公报


技术实现要素：

8.本发明是着眼于上述那样的课题而完成的，其目的在于，在具备对输出端子的短路异常、开路异常那样的2种以上的异常进行检测的电路和使异常检测信号延迟的延迟电路的调节器用ic、电源开关用ic那样的电源用ic中，在异常状态被消除时，在异常检测信号中不产生误检测脉冲。
9.本发明的另一目的在于提供一种电源用ic(调节器用ic、电源开关用ic)，其能够
检测出发生了延迟设定用的电容器从外部端子脱落等异常，并向外部输出异常检测信号。
10.为了实现上述目的，本发明提供一种电源用半导体集成电路，包括：输出晶体管，其连接在被输入直流电压的电压输入端子与输出端子之间；以及控制电路，其控制所述输出晶体管，其中，所述电源用半导体集成电路具备：
11.第1异常检测电路，其检测第1异常状态；
12.第2异常检测电路，其检测与所述第1异常状态不同的第2异常状态；
13.延迟电路，其使所述第1异常检测电路的输出和所述第2异常检测电路的输出延迟；以及
14.锁存电路，其取入并保持所述延迟电路的输出，
15.所述延迟电路具备：恒流源，其用于对延迟用电容器进行充电；开关单元，其用于对所述延迟用电容器进行放电；以及电压比较电路，其将所述延迟用电容器的充电电压与预定的电压进行比较。
16.根据具有上述那样的结构的电源用半导体集成电路，延迟电路在判定为延迟用电容器的充电电压达到了预定的电压时，电压比较电路的输出发生变化，通过将该输出取入到锁存电路中而使延迟用电容器放电，因此能够使延迟用电容器的充电电压不会变得过高，由此，例如在具备检测输出端子的短路异常或开路异常这样的2种以上的异常的电路和延迟异常检测信号的延迟电路的调节器用ic或电源开关用ic这样的电源用ic中，在异常状态被消除时，能够使异常检测信号中不产生误检测脉冲。
17.在此，优选地，所述第1异常检测电路是检测所述输出端子的短路状态的电路，所述电源用半导体集成电路构成为：根据向表示所述第1异常检测电路的输出或所述第2异常检测电路的输出异常的状态的变化，将所述开关单元断开，由此开始所述延迟用电容器的充电，在所述电压比较电路判定为所述延迟用电容器的充电电压达到了所述预定的电压时，输出发生变化，通过将该输出取入到所述锁存电路，将所述开关单元接通来使所述延迟用电容器放电。
18.并且，优选地，所述电源用半导体集成电路具备：电压上限限制单元，其限制所述延迟用电容器的充电电压的上限。
19.根据该结构，能够通过电压上限限制单元(箝位电路)限制延迟用电容器的充电电压的上限，因此能够缩短延迟用电容器的放电所需的时间，由此能够防止异常检测信号的误检测脉冲。
20.并且，优选地，所述电压上限限制单元是连接在所述延迟用电容器的充电侧端子与接地点之间的晶体管，在包含所述控制电路的内部电路进行动作的情况下，对该晶体管的控制端子施加预定的电压。
21.根据该结构，在电源用ic被关断等而内部电路的动作停止时，晶体管(p-mos)的控制端子(栅极端子)的电压下降而使该晶体管成为导通状态，由此能够使延迟用电容器的充电电荷迅速地放电，能够避免之后电源用ic开启时的误动作。另外，也可以在电源用半导体集成电路关断时使电容器放电。
22.另外，优选地，所述第2异常检测电路是检测所述输出端子的开路状态的电路，
23.所述电源用半导体集成电路具有与所述输出晶体管并联设置且流过与流过所述输出晶体管的电流成比例缩小的电流的第1晶体管和第2晶体管，
24.所述第1异常检测电路具备：第1电压比较电路，其将对流过所述第1晶体管的电流进行转换而得的电压与预定的比较电压进行比较来判定大小，
25.所述第2异常检测电路具备：第2电压比较电路，其将对流过所述第2晶体管的电流进行转换而得的电压与预定的比较电压进行比较来判定大小，
26.在比预先设定的短路异常检测电流值大的电流流过所述第1晶体管时，所述第1电压比较电路输出判定为短路异常的信号，在比预先设定的开路异常检测电流值小的电流流过所述第2晶体管时，所述第2电压比较电路输出判定为开路异常的信号。
27.根据上述那样的结构，在具备检测输出端子的短路状态的电路和检测开路状态的电路的电源用ic中，在短路异常、开路异常的状态被消除时，能够使异常检测信号不产生误检测脉冲。
28.另外，优选地，所述电源用半导体集成电路具备：第1输出端子，其用于将所述第1异常检测电路的检测结果输出至外部；
29.第2输出端子，其用于将所述第2异常检测电路的检测结果输出至外部；以及
30.延迟时间异常检测电路，其检测所述延迟电路的延迟时间是否在预先设定的预定的时间范围内，
31.在所述延迟时间异常检测电路检测出延迟时间的异常的情况下，从所述第1输出端子和所述第2输出端子输出表示检测出异常的信号。
32.根据该结构，能够检测出发生了延迟设定用的电容器从外部端子脱落等异常而向外部输出异常检测信号。
33.根据本发明，在具备检测输出端子的短路异常、开路异常这样的2种以上的异常的电路和使异常检测信号延迟的延迟电路的调节器用ic、电源开关用ic这样的电源用ic中，在异常状态被消除时，能够使异常检测信号中不产生误检测脉冲。另外，具有能够实现能够检测出发生了延迟设定用的电容器从外部端子脱落等异常并向外部输出异常检测信号的电源用ic(调节器用ic、电源开关用ic)的效果。
附图说明
34.图1是表示应用了本发明的调节器ic的一实施方式的电路结构图。
35.图2是表示图1的实施方式的调节器ic各部的电压变化的图，(a)是发生开路异常之后开路被消除的情况下的时序图，(b)是发生短路异常之后短路被消除的情况下的时序图。
36.图3是表示图1的实施方式的调节器ic的变形例的电路结构图。
37.图4是表示在图3的变形例的ic中从开路状态转移到短路状态的情况下的各电压的变化的图，(a)是在外部端子连接有延迟用电容器的情况下的时序图，(b)是延迟用电容器脱落等延迟电路存在异常的情况下的时序图。
38.图5的(a)是表示一般的电源开关ic的结构例的电路结构图，(b)是表示将本发明应用于具有开路异常检测电路以及短路异常检测电路的电源开关ic的情况下的ic的结构例的电路结构图。
39.图6是表示具备开路异常检测电路和短路异常检测电路的现有的调节器ic的一例的电路结构图。
40.图7是表示图6的现有的调节器ic各部的电压变化的图，(a)是发生开路异常之后开路被消除的情况下的时序图，(b)是发生短路异常之后短路被消除的情况下的时序图。
41.符号说明
42.10
…
调节器ic、11
…
误差放大器、12
…
基准电压电路、13
…
偏置电路、14
…
限流电路、15
…
热关断电路、16
…
延迟电路、17
…
锁存电路、18
…
延迟时间异常检测电路、cmp1
…
开路异常检测用比较器、cmp2
…
短路异常检测用比较器、q1
…
电压控制用晶体管(输出晶体管)、q2、q3
…
电流镜晶体管、qc
…
箝位用晶体管、cd
…
延迟用电容器。
具体实施方式
43.以下，基于附图对本发明的优选实施方式进行说明。
44.图1表示作为应用了本发明的直流电源装置的串联调节器的一实施方式。此外，在图1中，被点划线包围的部分在单晶硅那样的半导体芯片上形成为半导体集成电路(调节器ic)10，在该调节器ic10的输出端子out连接电容器co，作为供给稳定的直流电压的直流电源装置发挥功能。
45.在本实施方式的调节器ic10中，如图1所示，在被施加直流电压vdd的电压输入端子in与输出端子out之间连接有由p沟道mos晶体管构成的电压控制用的晶体管q1，在输出端子out与被施加接地电位gnd的地线(ground line)之间串联连接有对输出电压vout进行分压的泄放电阻r1、r2。
46.由该输出分压用的电阻r1、r2分压后的电压vfb被反馈到作为控制上述电压控制用的晶体管q1的栅极端子的误差放大电路的误差放大器11的同相输入端子。并且，误差放大器11根据输出的反馈电压vfb与预定的参考电压vref的电位差来控制电压控制用的晶体管q1，控制为输出电压vout成为期望的电位。
47.另外，在本实施方式的调节器ic10中设置有：基准电压电路12，其用于产生施加于上述误差放大器11的反相输入端子的参考电压vref；偏置电路13，其使动作电流流过误差放大器11、基准电压电路12；限流电路14，其与上述电压控制用晶体管q1的栅极端子连接，用于限制输出电流；以及热关断电路15，其在芯片的温度上升到预定温度以上的情况下，使误差放大器11的动作停止而使晶体管q1截止。ce是输入使ic的动作开/关(on/off)的信号的外部端子。
48.基准电压电路12能够由串联的电阻以及齐纳二极管等构成。在偏置电路13中，设置有根据从外部的微型计算机(cpu)等输入到外部端子ce的控制信号，供给或切断向误差放大器11的偏置电流的功能。限流电路14在由于负载的异常等而输出电流增加、输出电压降低、误差放大器11想要降低栅极电压以使更多的电流流过晶体管q1时，通过施加箝位来限制输出电流io，以使漏极电流不会增大到预定以上。
49.并且，在本实施方式的调节器ic10中，与上述电压控制用的晶体管q1并联地设置有与q1构成电流镜电路的晶体管q2、q3，对作为这些晶体管q2、q3的控制端子的栅极端子施加与对电压控制用的晶体管q1的栅极端子施加的电压相同的电压。由此，在q2、q3中，根据元件的尺寸比n，流过与q1的漏极电流成比例的电流(1/n的电流)。在将n个相同尺寸的晶体管以并联方式连接而构成晶体管q1，q2、q3分别由1个晶体管构成的情况下，设定为流过与元件的个数成比例的电流。
50.另外，在本实施方式的调节器ic10中，设置有用于连接用于在芯片的外部进行电流-电压变换的电阻rop的外部端子p1、和用于连接电阻rsc的外部端子p2，上述电流镜晶体管q2的漏极端子与外部端子p1连接，电流镜晶体管q3的漏极端子与外部端子p2连接。并且，还设置有：开路异常检测用的比较器cmp1，其将反相输入端子连接在外部端子p1上，在同相输入端子上施加有参考电压vref1；以及短路异常检测用的比较器cmp2，其将同相输入端子连接在外部端子p2上，在反相输入端子上施加有参考电压vref1。
51.上述外置电阻rop的电阻值被设定为，在电压控制用的晶体管q1中流过比较小的开路异常的检测电流时，电阻的两端子间电压成为与参考电压vref1相同的值。另一方面，上述外置电阻rsc的电阻值被设定为，在电压控制用的晶体管q1中流过比较大的短路异常的检测电流时，电阻的两端子间电压成为与参考电压vref1相同的值。
52.这样，在本实施方式中，通过外置电阻rop、rsc来设定检测开路异常和短路异常的电流值，因此能够根据所使用的系统任意地设定检测电流值(阈值)，并且能够使用相同的电压值作为比较器cmp1和cmp2所使用的参考电压vref1，能够简化生成参考电压的电路。
53.另外，在本实施方式的调节器ic10中，为了防止由冲击电流引起的误检测信号，设置有：由使比较器cmp1和cmp2的输出延迟的电阻、电容等构成的延迟电路16；取入并保持该延迟电路16的输出的锁存电路17；取上述比较器cmp1和cmp2的输出的逻辑或的或非门g1；取或非门g1的输出和上述锁存电路17的输出的逻辑或并输入到延迟电路16的或门g2；取上述锁存电路17的输出和延迟前的比较器cmp1、cmp2的输出的逻辑与的与(and)门g3、g4。
54.并且，设置有将上述与门g3的输出输入到栅极端子的n沟道mos晶体管q5和将上述与门g3的输出输入到栅极端子的n-mos晶体管q6。并且，在调节器ic中设置有用于以漏极开路形式向外部的cpu等输出信号的外部端子p3和p4，上述晶体管q5的漏极端子与外部端子p3连接，上述晶体管q6的漏极端子与外部端子p4连接。
55.本实施方式的调节器ic在向输出端子流过比较大的电流的情况下判定为发生短路状态。另一方面，在ic启动时，比较大的冲击电流流向输出端子的电容器co。然而，本调节器ic的短路异常检测用的比较器cmp2中无法区分该冲击电流和发生短路异常时流向输出端子的电流，因此在不设置延迟电路16的情况下，无法避免在比较器cmp2的输出中出现伴随冲击电流的检测的误检测脉冲。因此，通过设置延迟电路16，不会产生伴随冲击电流的检测的误检测信号。
56.延迟电路16由恒流源i1、与该恒流源i1串联连接的开关晶体管qs、以及将恒流源i1与晶体管qs的连接节点n1的电位和预定的参考电压vref1作为输入的比较器cmp3构成，向晶体管qs的栅极端子输入上述或门g2的输出电压。另外，具备与连接节点n1连接的外部端子cd，通过在该端子cd上连接由上述恒流源i1充电的外置电容器cd，能够在不增加芯片尺寸的情况下增大延迟时间。
57.另外，在节点n1与接地点之间连接有p-mos晶体管qc，该晶体管qc的栅极端子被施加预定的偏置电压vb，若将p-mos的阈值电压设为vthp，则当节点n1的电位上升至(vb+vthp)以上时成为导通状态而流过电流，由此作为箝位单元进行动作。因此，能够防止在节点n1的电位超过阈值而不断上升，从开路变化为短路或者从短路变化为开路时电容器cd的放电所需的时间延长。此外，当外部端子ce被设为低电平时，ic的动作停止，从而箝位用的晶体管qc的栅极端子变化为低电平而qc导通，由此能够使电容器cd的电荷迅速地放电。此
外，cmp1、cmp2的参考电压可以分别构成为不同电压。
58.另一方面，上述延迟电路16在比较器cmp1、cmp2的输出均为低电平的通常的动作状态下，或非(nor)门g1的输出成为高电平，通过或(or)门g2对晶体管qs的栅极端子施加高电平而处于导通的状态，电容器cd成为被放电的状态。然后，当比较器cmp1检测到开路状态或者比较器cmp2检测到短路状态，任意一方的比较器的输出变化为高电平时，或非门g1的输出成为低电平，紧前的锁存电路17的输出为低电平，因此或门g2的输出变化为低电平，晶体管qs截止。
59.于是，电容器cd逐渐被充电，连接节点n1的电位逐渐上升。然后，当连接节点n1的电位在经过预定时间之后变得高于比较器cmp3的参考电压vref2时，比较器cmp3的输出从低电平变为高电平。然后，该高电平被锁存电路17取入，锁存电路17的输出变化为高电平。由此，在检测出开路状态时，与门g3的输出变化为高电平，晶体管q5导通，外部端子p3从高电平变化为低电平。
60.另外，在检测出短路异常时，与门g4的输出变化为高电平，晶体管q6导通，外部端子p4从高电平变化为低电平。此外，延迟电路16的延迟时间被设定为比流过冲击电流的期间稍长的时间。通过如上述那样设置延迟电路16以及与门g3、g4，不会出现伴随冲击电流的检测的误检测脉冲。
61.上述锁存电路17在或非门g1的输出被输入到复位端子，开路状态或短路状态被解除，比较器cmp1、cmp2的输出都成为低电平，或非门g1的输出变化为高电平时被复位，输出变化为低电平。于是，与门g3、g4的输出变化为高电平，晶体管q5、q6截止，外部端子p3、p4变化为高电平，成为不输出异常检测的状态。
62.接着，使用图2的时序图来说明本实施方式的调节器ic10的动作。此外，图2的(a)表示输出端子out的负载设备从未连接的状态转移到连接状态的情况下的定时，图2的(b)表示负载设备从短路状态转移到短路被消除的状态的情况下的定时。
63.如图2的(a)所示，当在定时t1从输出端子out卸下负载设备而从通常状态变为开路状态时，输出电流io不再流动，从而外部端子p1的电压vp1下降，开路异常检测用的比较器cmp1的输出变为高电平。于是，延迟电路16的晶体管qs截止，外部端子cd的外置电容器cd被充电，其电压vcd逐渐上升。
64.然后，当vcd达到作为比较器cmp3的阈值的电压vref2时，cmp3的输出变为高电平，其被锁存电路17取入，其输出latch_out变为高电平，并且开路异常检测信号err_op下降(定时t2)。此时，通过锁存电路17的输出latch_out向高电平的变化，或门g2的输出变化为高电平，晶体管qs导通，因此外部端子cd的外置电容器cd放电，其电压vcd下降。
65.之后，在定时t3，当将负载设备与输出端子连接而开路状态被解除时，为了对输出电容器co进行充电而在短时间内流过大的输出电流(冲击电流)io。于是，在电流镜晶体管q2、q3中也流过与其成比例的电流，外部端子p1、p2的电压vp1、vp2急剧上升，因此短路异常检测用的比较器cmp2检测出vp2的上升，其输出变化为高电平。
66.由此，延迟电路16的晶体管qs截止，外部端子cd的外置电容器cd被充电，其电压vcd逐渐上升，但在vcd达到作为比较器cmp3的阈值的电压vref2之前，晶体管qs导通，电容器cd的电荷被放电，vcd的电位下降。其结果，比较器cmp3的输出不会变化为高电平，防止从外部端子p4输出的短路异常检测信号err_sc错误地变化为高电平。另外，电压vcd通过箝位
用的晶体管qc来抑制电压上升，因此能够缩短电容器cd的放电所需的时间。
67.此外，开路异常检测用的比较器cmp2在流过冲击电流的定时t3其输出变化为低电平，与门g3的输出变化为低电平，从而晶体管q5截止，开路异常检测信号err_op变化为高电平。此外，在开路异常检测用的比较器cmp2的输出变为低电平的定时，锁存电路17被复位，其输出变为低电平，与门g3的输出保持为低电平，开路异常检测信号err_op维持高电平。
68.在从图2的(b)所示的负载设备的短路状态转移到短路被消除的状态的情况下，当在定时t11产生负载设备的短路状态时，输出电流io急剧增大，外部端子p2的电压vp2上升，短路异常检测用的比较器cmp2的输出变化为高电平。于是，延迟电路16的晶体管qs截止，外部端子cd的外置电容器cd被充电，其电压vcd逐渐上升。
69.然后，当外部端子cd的电压vcd达到作为比较器cmp3的阈值的电压vref2时，cmp3的输出变为高电平，其被锁存电路17取入，其输出latch_out变为高电平，并且短路异常检测信号err_sc下降(定时t12)。此时，通过锁存电路17的输出latch_out向高电平的变化，或门g2的输出变化为高电平，晶体管qs导通，因此外部端子cd的外置电容器cd放电，其电压vcd下降。
70.之后，在定时t13，若与输出端子连接的负载设备的短路状态被消除，则输出电流io急剧减少。这样，流过电流镜晶体管q2、q3的电流也减少，外部端子p1、p2的电压vp1、vp2下降，因此开路异常检测用的比较器cmp1检测出vp1的下降，其输出变化为高电平。
71.由此，延迟电路16的晶体管qs截止，外部端子cd的外置电容器cd被充电，其电压vcd逐渐上升，但在vcd达到作为比较器cmp3的阈值的电压vref2之前，晶体管qs导通，电容器cd的电荷被放电，vcd的电位下降。因此，比较器cmp3的输出不会变为高电平，防止从外部端子p3输出的开路异常检测信号err_op错误地变为高电平。另外，电压vcd通过箝位用的晶体管qc来抑制电压上升，因此能够缩短电容器cd的放电所需的时间。
72.此外，短路异常检测用的比较器cmp2在输出电流减少的定时t13其输出变化为低电平，与门g3的输出变化为低电平，从而晶体管q6截止，短路异常检测信号err_sc变化为高电平。另外，在短路异常检测用的比较器cmp2的输出变化为低电平的定时，锁存电路17被复位，其输出变化为低电平，与门g3的输出保持为低电平，短路异常检测信号err_sc维持高电平。
73.如以上说明的那样，根据上述实施方式的调节器ic，无论在负载设备从未连接的状态转移到连接状态的情况下，还是在负载设备从短路状态转移到短路被消除的状态的情况下，都能够防止短路异常检测信号err_sc、开路异常检测信号err_op出现误检测脉冲。
74.(变形例)
75.接下来，使用图3以及图4对上述实施方式的调节器ic的变形例进行说明。
76.在图3中示出了变形例的调节器ic的结构。图3所示的变形例构成为，通过设置延迟时间异常检测电路18、或门g5、g6，在外部端子cd的电容器cd脱落等而延迟时间异常地变长的情况下，通过异常检测信号err_op、err_sc输出异常状态。此外，在图3中示出了图1中没有示出的电容器的记号cs，该电容器cs表示寄生于外部端子cd的电容。
77.延迟时间异常检测电路18包括：恒流源i2；与该恒流源i2串联连接的放电用的晶体管q9；与恒流源i2和晶体管q9的连接节点n2连接的电容器c3；比较对节点n2的电位附加了预定的偏移电压voff的电位与延迟电路16的连接节点n1的电位的比较器cmp4；以及取入
并保持比较器cmp4的输出的锁存电路lt，向晶体管q9的栅极端子输入上述或门g2的输出电压。另外，锁存电路lt构成为能够通过与延迟电路16共用的或非门g1的输出进行复位。
78.另外，在与门g3、g4的后级，在一方的输入端子上分别设置有输入上述延迟时间异常检测电路18的锁存电路lt的输出的或门g5、g6。
79.恒流源i2和电容器c3是生成成为基准的延迟时间tsd的电路，基准延迟时间tsd由tsd＝c3
×
(vref2-voff)
÷
i2来表示。比较器cmp4将该基准延迟时间tsd与延迟电路16的延迟时间td进行比较来判定是否异常，若将在端子cd上未连接电容器cd时端子cd的电压vcd达到vref2所需的时间设为t1，将在端子cd上连接有电容器cd时端子cd的电压vcd达到vref2所需的时间设为t2，则以满足t2＞tsd＞t1的关系的方式设定i1、cd、i2、c3的值。
80.在具有上述结构的延迟时间异常检测电路18中，在延迟电路16的延迟时间td为td＞tsd的情况下，比较器cmp4的输出成为低电平(有电容器cd)，在td＜tsd的情况下，比较器cmp4的输出成为高电平(无电容器cd)。然后，该比较器cmp4的输出被锁存电路lt取入并保持，供给到控制晶体管q5、q6的栅极端子的或门g5、g6。
81.图4的(a)表示在端子cd上连接有电容器cd的情况下的各信号的变化情况，图4的(b)表示在端子cd上未连接电容器cd的情况下的各信号的变化情况。在表1中示出了图3的调节器ic中的异常检测信号err_op、err_sc与各状态的关系。
82.[表1]
[0083] 正常开路短路延迟异常err_op输出h输出l输出h输出lerr_sc输出h输出h输出l输出l
[0084]
从图4也可知，在有电容器cd的情况下，与上述实施例的调节器ic同样地，在通常状态下晶体管q5、q6成为截止状态，异常检测信号err_op、err_sc都输出高电平。并且，当发生开路异常而比较器cmp1检测到开路异常时，err_op输出低电平，err_sc输出高电平。
[0085]
另外，在无电容器的情况下，通过延迟时间异常检测电路18的输出，或门g5、g6的输出均成为高电平，晶体管q5、q6均成为导通状态，异常检测信号err_op、err_sc均输出低电平。因此，接收这些信号的cpu在异常检测信号err_op、err_sc均为低电平时，能够判断为延迟用的电容器cd脱落。
[0086]
另外，在上述实施方式中，示出了将本发明应用于调节器ic的例子，但本发明也能够应用于将图5的(a)所示那样的电源装置(电池等)的电压直接向负载供给或切断的电源开关用ic20。图5的(a)所示的电源开关用ic具备栅极控制电路21来代替调节器ic中的误差放大器，栅极控制电路21被设计为根据控制端子ce是高电平还是低电平而将输出晶体管q1控制为全导通的状态或者全截止的状态。
[0087]
图5的(b)表示将本发明应用于图5的(a)的电源开关用ic的实施例。与图5的(b)同样地，也能够将图3所示的调节器ic的变形例的结构应用于图5的(a)的电源开关用ic。在这样的电源开关用ic20中，也能够得到与在上述实施方式中说明的效果相同的效果。
[0088]
以上，基于实施方式具体说明了由本发明人完成的发明，但本发明并不限定于上述实施方式。例如，在上述实施例中，示出了使用1个mos晶体管qc作为对外部端子cd的电位进行箝位的箝位单元的情况，但也可以构成为例如使用二极管或运算放大器等的箝位电路。另外，在上述实施例中，设置有箝位单元(qc)和锁存电路17，但也可以是仅具备箝位单
元(qc)而省略了锁存电路17的结构。
[0089]
并且，在上述实施方式中，示出了使用mos晶体管作为构成调节器ic10、电源开关用ic20的内部电路的晶体管的情况，但也可以使用双极晶体管来代替mos晶体管。另外，延迟用电容器cd也可以不是外置元件而形成于ic芯片上。
[0090]
另外，在上述实施例中，对作为异常检测电路而具备短路异常检测电路和开路异常检测电路，并构成为能够通过共用的1个延迟电路来延迟它们的检测信号的情况进行了说明，但并不限定于短路异常检测电路和开路异常检测电路的组合，例如也能够应用于具备短路异常检测电路和监视输出电压的电路等其他异常检测电路的调节器ic或者电源开关ic。

技术特征：
1.一种电源用半导体集成电路，具备：输出晶体管，其连接在被输入直流电压的电压输入端子与输出端子之间；以及控制电路，其控制所述输出晶体管，其特征在于，所述电源用半导体集成电路具备：第1异常检测电路，其检测第1异常状态；第2异常检测电路，其检测与所述第1异常状态不同的第2异常状态；延迟电路，其使所述第1异常检测电路的输出和所述第2异常检测电路的输出延迟；以及锁存电路，其取入并保持所述延迟电路的输出，所述延迟电路具备：恒流源，其用于对延迟用电容器进行充电；开关单元，其用于对所述延迟用电容器进行放电；以及电压比较电路，其将所述延迟用电容器的充电电压与预定的电压进行比较。2.根据权利要求1所述的电源用半导体集成电路，其特征在于，所述第1异常检测电路是检测所述输出端子的短路状态的电路，所述电源用半导体集成电路构成为：根据向表示所述第1异常检测电路的输出或所述第2异常检测电路的输出异常的状态的变化，将所述开关单元断开，由此开始所述延迟用电容器的充电，在所述电压比较电路判定为所述延迟用电容器的充电电压达到了所述预定的电压时，输出发生变化，通过将该输出取入到所述锁存电路，将所述开关单元接通来使所述延迟用电容器放电。3.根据权利要求1或2所述的电源用半导体集成电路，其特征在于，所述电源用半导体集成电路具备：电压上限限制单元，其限制所述延迟用电容器的充电电压的上限。4.根据权利要求3所述的电源用半导体集成电路，其特征在于，所述电压上限限制单元是连接在所述延迟用电容器的充电侧端子与接地点之间的晶体管，在包含所述控制电路的内部电路进行动作的情况下，对该晶体管的控制端子施加预定的电压。5.根据权利要求4所述的电源用半导体集成电路，其特征在于，在电源用半导体集成电路关断时对电容器进行放电。6.根据权利要求1或2所述的电源用半导体集成电路，其特征在于，所述第2异常检测电路是检测所述输出端子的开路状态的电路，所述电源用半导体集成电路具有与所述输出晶体管并联设置且流过与流过所述输出晶体管的电流成比例缩小的电流的第1晶体管和第2晶体管，所述第1异常检测电路具备：第1电压比较电路，其将对流过所述第1晶体管的电流进行转换而得的电压与预定的比较电压进行比较来判定大小，所述第2异常检测电路具备：第2电压比较电路，其将对流过所述第2晶体管的电流进行转换而得的电压与预定的比较电压进行比较来判定大小，在比预先设定的短路异常检测电流值大的电流流过所述第1晶体管时，所述第1电压比较电路输出判定为短路异常的信号，在比预先设定的开路异常检测电流值小的电流流过所述第2晶体管时，所述第2电压比较电路输出判定为开路异常的信号。7.根据权利要求1或2所述的电源用半导体集成电路，其特征在于，
所述电源用半导体集成电路具备：第1输出端子，其用于将所述第1异常检测电路的检测结果输出至外部；第2输出端子，其用于将所述第2异常检测电路的检测结果输出至外部；以及延迟时间异常检测电路，其检测所述延迟电路的延迟时间是否在预先设定的预定的时间范围内，在所述延迟时间异常检测电路检测出延迟时间的异常的情况下，从所述第1输出端子和所述第2输出端子输出表示检测出异常的信号。

技术总结
本发明提供一种电源用半导体集成电路，其具备：第1异常检测电路；第2异常检测电路；使第1异常检测电路的输出和第2异常检测电路的输出延迟的延迟电路；以及取入并保持延迟电路的输出的锁存电路，延迟电路具备：用于对延迟用电容器进行充电的恒流源；用于对延迟用电容器进行放电的开关单元；以及将延迟用电容器的充电电压与预定的电压进行比较的电压比较电路，根据向表示第1异常检测电路的输出异常或第2异常检测电路的输出异常的状态的变化，开始延迟用电容器的充电，在电压比较电路判定为延迟用电容器的充电电压达到了上述预定的电压时，输出变化，通过将该输出取入到锁存电路来对延迟用电容器进行放电。迟用电容器进行放电。迟用电容器进行放电。


技术研发人员：樱井康平 牧慎一朗
受保护的技术使用者：三美电机株式会社
技术研发日：2021.09.07
技术公布日：2022/3/8