一种多耦合触发强鲁棒性静电浪涌过压过流防护集成电路

1.本发明涉及一种多耦合触发强鲁棒性静电浪涌过压过流防护集成电路，属于集成电路的 静电放电防护及抗浪涌领域。


背景技术：

2.随着半导体工艺尺寸的缩小，电路的集成规模在不断扩大，集成电路性能也在不断提高。 但是，工艺尺寸的缩小也滋生了诸多问题，其中最主要的就是可靠性问题、工艺波动问题以 及功耗问题。
3.在可靠性问题方面，静电放电(electrostatic discharge，esd)和浪涌引起的过压过流 (electrical over stress，eos)是导致电子产品及集成电路失效的主要原因。每年过压过流 电应力导致的产品良率降低，使全世界的电子工业承受着巨大的经济损失。国内外各大集成 电路公司和生产线都把解决电子产品或集成电路芯片的可靠性问题提上议程，希望提供各种 芯片及电子系统的过压过流防护技术及其相关产品，用于提高电子产品及ic芯片的良率， 提高产品的可靠性。
4.在集成电路设计过程中，常采用大规模叉指结构的栅接地n型场效应管(ggnmos) 或栅接电源的p型场效应管(gdpmos)来实现静电浪涌防护。但是，该方法存在一些弊 端，比如：占用芯片面积较大、叉指结构易产生电流分布不均匀问题、受电流热集聚效应影 响、单位面积上电路的esd鲁棒性较差等。近年来，可控硅整流器(silcon controlledrectifier，scr)以其单位面积esd鲁棒性较强、泄流能力强、且工艺兼容性好等优势，受 到业界的广泛关注。然而，scr结构的触发电压过高、易产生闩锁和其他潜在寄生复合结构， 导致电学性能不稳定等短板，因此难以直接应用于集成电路的过压过流防护设计领域。


技术实现要素：

5.针对传统静电浪涌防护方案中易闩锁、单位面积上esd鲁棒性较差以及触发电压与被 保护电路工作电压不匹配等问题，本发明提出了一种多耦合触发强鲁棒性静电浪涌过压过流 防护集成电路，所述电路包括：相互耦合的三级防护电路单元与一电压钳位电路；
6.其中，第一级防护电路为触发电压控制电路，采用隧穿二极管对静电浪涌事件进行迅速 响应，所述第一级防护电路还设有第一电阻r1，所述第一级防护电路启动后在第一电阻r1 上产生的电压信号用于启动第二级防护电路；
7.所述第二级防护电路由第二电阻r2和nmos管构成，所述第一级防护电路启动后在所 述第一电阻r1上产生的电压信号用于启动所述nmos管，形成所述电路的辅助触发通路， 用于启动第三级防护电路中的结构单元，同时用于泄放esd电流；
8.所述第三级防护电路即为由高增益放大型pnp和npn三极管耦合构成的scr，当所述 第二级防护电路开启后，所述nmos管用于触发所述scr内部中的npn管，启动所述 scr形成正反馈效应，以降低所述scr的触发电压，并增强所述电路的电流泄放能力；
9.电压钳位电路由一齐纳二极管及阱电阻级联构成，用于将所述电路维持电压钳制在高于 被保护电路的工作电压值，降低因引入所述scr产生的闩锁风险。
10.可选的，所述第一级防护电路包括：第一隧穿二极管d1、第二隧穿二极管d2以及所 述第一电阻r1构成；
11.所述第一隧穿二极管d1负极与所述电路的输入输出端口i/o相连，所述第一隧穿二极 管d1正极与所述第二隧穿二极管d2正极相连，所述第二隧穿二极管d2负极与所述第一 电阻r1一端相连，所述第一电阻r1另一端与地gnd相连；
12.当静电浪涌应力作用于所述电路的输入输出端口i/o端时，所述第一隧穿二极管d1反 向偏置，所述第二隧穿二极管d2正向偏置。
13.可选的，所述第二级防护电路中，所述第二电阻r2一端与所述电路的输入输出端口 i/o相连，所述第二电阻r2另一端与所述nmos管的漏极相连，所述nmos管的栅极连接 至所述第二隧穿二极管d2阴极，所述nmos管的源极及衬底接地gnd。
14.可选的，所述第三级防护电路包括：pnp型三极管q1和npn型三极管q2；
15.其中，所述pnp三极管q1的发射极接所述电路的输入输出端口i/o，所述pnp三极管 q1的基极连接至所述npn三极管q2的集电极，所述pnp三极管q1的集电极连接至所述 npn三极管q2的基极，所述npn三极管q2的发射极接地gnd。
16.可选的，所述电压钳位电路包括：所述第二电阻r2、第三电阻r3以及一齐纳二极管 d3；
17.其中，所述第二电阻r2一端接所述电路的输入输出端口i/o，所述第二电阻r2另一端 连接所述齐纳二极管d3阴极，所述齐纳二极管d3阳极与所述第三电阻r3一端相连，所述 第三电阻r3另一端接地gnd。
18.可选的，所述第一级防护电路中第一隧穿二极管d1和第二隧穿二极管d2个数可调， 通过设置所述第一隧穿二极管d1和所述第二隧穿二极管d2个数控制所述电路的触发电压 至被保护电路的应用需求。
19.可选的，通过调节所述第一级防护电路中第一电阻r1的阻值，调整所述第二级防护电 路的开启速度。
20.可选的，所述第二级防护电路中的nmos管的栅极与所述第一级防护电路中的第一电 阻r1电位耦合，当静电浪涌事件未发生时，所述第一电阻r1无电流通过，所述nmos管 的栅极电位为零，所述nmos管处于关态，以降低所述电路的静态功耗。
21.本技术还提供一种电子系统或集成电路芯片内部的usb2.0、3.0以及hdmi接口，所述 usb2.0、3.0以及hdmi接口采用上述多耦合触发强鲁棒性静电浪涌过压过流防护集成电路。
22.本发明有益效果是：
23.1.本发明实例中，可通过调节隧穿二极管个数，灵活控制整体防护电路触发电压，适应 被保护电路的防护设计窗口。
24.2.本发明一个实施例中，第一隧穿二极管反向偏置，第二隧穿二极管正向偏置，第一隧 穿二极管、第二隧穿二极管以及高阻值电阻串联构成第一级防护电路。第一级防护电路利用 隧穿二极管快开启特性，可迅速对静电浪涌事件做出响应，及时泄放静电浪涌电流；
25.3.本发明一个实施例中，采用一栅耦合nmos管作为第二级防护电路主要单元。nmos 管多晶硅栅经金属线连接至第一级防护电路中的高阻值电阻。随第一级防护电路开启， nmos管栅极电位与高阻值电阻电位耦合。当静电浪涌应力增大时，nmos管可快速开启， 与第一级防护电路并联泄放电流。nmos较快的响应速度，有助于弥补一级防护电路鲁棒性 较弱的短板，削弱第一级防护电路局部热击穿风险，提高整体电路在静电浪涌事件下的稳定 性；
26.4.本发明一个实施例中，采用pnp三极管与npn三极管耦合放大形成一高增益scr， 作为第三级防护电路主要泄流单元。通过版图设计技术，将栅耦合nmos管内嵌入scr， 可利用mos沟道电流触发scr内部的npn三极管，启动scr形成正反馈效应，降低第三 级防护电路触发电压，同时栅耦合nmos管与scr并联分流，提高整体防护电路中电流分 布的均匀性，进一步降低热击穿风险。此外，随静电浪涌应力增强，nmos管沟道电流增大， scr开启速度提高，保证防护电路可及时高效泄放静电浪涌电流，增强整体防护电路的鲁棒 性。
27.5.本发明一个实施例中，利用版图设计技术，同时将一齐纳二极管内嵌入scr，齐纳二 极管与第一n型轻掺杂阱电阻、p型轻掺杂阱电阻构成电压钳位电路。三级防护电路全部开 启后，齐纳二极管可将整体防护电路维持电压钳制在高于被保护电路的工作电压值，增强电 路的抗闩锁能力。
28.6.本发明一个实施例中，调节第一级防护电路中高阻值电阻的阻值，可进一步提高第二 级防护电路的开启速度。
29.7.本发明一个实施例中，应用电路单元可沿宽度方向堆叠，进一步增强整体防护电路抗 静电浪涌鲁棒性。
附图说明
30.为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附 图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域 普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
31.图1是本发明一个实施例的提供的多耦合触发强鲁棒性静电浪涌过压过流防护集成电路 原理图。
具体实施方式
32.为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进 一步地详细描述。
33.实施例一：
34.本实施例提供一种多耦合触发强鲁棒性静电浪涌过压过流防护集成电路，所述电路包括： 相互耦合的三级防护电路单元与一电压钳位电路；
35.其中，第一级防护电路为触发电压控制电路，采用隧穿二极管对静电浪涌事件进行迅速 响应，第一级防护电路启动后在电路内部电阻上产生的电压信号用于启动第二级防护电路；
36.第二级防护电路为辅助触发电路，通过第一级电路的电压信号启动后，第二级防
护电路 利用nmos管栅下快速形成反型沟道，与第一级防护电路并联，进行泄放电流，nmos管 沟道电流可用于触发第三级防护电路scr，降低scr触发电压；
37.第三级防护电路采用pnp三极管与npn三极管耦合放大，形成一高增益scr；同时， 所述电路还包括一齐纳二极管及阱电阻，二者级联构成一电压钳位电路，用于将所述电路的 维持电压钳制在高于被保护电路的工作电压值，降低因引入scr产生的闩锁风险。
38.实施例二：
39.本实施例提供一种多耦合触发强鲁棒性静电浪涌过压过流防护集成电路，参见图1，所 述电路包括三级防护电路单元与一电压钳位电路，所述三级防护电路间相互耦合，本级电路 可辅助开启下级电路，可在不同静电浪涌情况下有效防护内部电路。
40.所述第一级防护电路，为触发电压控制电路，本级电路的触发电压较低且通过技术手段 可控，在低于0.5kv静电浪涌应力下，所述第一级防护电路可开启泄放电流，同时，所述 第一级防护电路电阻上的电压信号可耦合至第二级防护电路。
41.所述第二级防护电路，为辅助触发电路，兼顾泄流作用。本级电路响应速度较快，且通 过耦合所述第一级电路的电压信号，本级电路可快速开启，与所述第一级防护电路并联，泄 放电流，可有效应对0.5kv～2kv静电浪涌应力，同时，所述第二级防护电路所流经电流 可辅助触发第三级防护电路；
42.所述第三级防护电路，为高效泄流电路，本级电路具有较高的电流泄放效率，用于应对 2kv及以上静电浪涌事件。
43.所述电压钳位电路，用于提高整体防护电路维持电压，增强电路抗闩锁能力；
44.如图1所示本发明第一级防护电路，主要由第一隧穿二极管d1、第二隧穿二极管d2 以及第一电阻r1构成。所述第一隧穿二极管d1负极与输入输出端口i/o相连，所述第一 隧穿二极管d1正极与第二隧穿二极管d2正极相连，所述第二隧穿二极管d2负极与第一 电阻r1一端相连，第一电阻r1另一端与地gnd相连。
45.本发明第二级防护电路，主要由第二电阻r2、一nmos管构成。其中，所述第二电阻 r2一端与输入输出端口i/o相连，另一端与所述nmos管mn漏极相连，所述nmos管 mn栅极连接至所述第二隧穿二极管d2阴极，所述nmos管mn源极及衬底接地gnd；
46.本发明第三级防护电路，主要由一pnp型三极管q1、一npn型三极管q2构成，其中， 所述pnp三极管q1发射极接输入输出端口i/o，所述pnp三极管q1基极连接至所述npn 三极管q2集电极，所述pnp三极管q1集电极连接至所述npn三极管q2基极，所述 npn三极管q2发射极接地gnd；
47.本发明电压钳位电路，主要由所述第二电阻r2、第三电阻r3以及一齐纳二极管d3构 成，其中，所述第二电阻r2一端接所述输入输出端口i/o，所述第二电阻r2另一端连接所 述齐纳二极管d3阴极，所述齐纳二极管d3阳极与所述第三电阻r3一端相连，所述第三电 阻r3另一端接地gnd；
48.本技术提供的多耦合触发强鲁棒性静电浪涌过压过流防护集成电路利用隧穿二极管的快 速开启特性、scr的强esd鲁棒性、齐纳二极管的电压钳位特性以及mos辅助触发等特 征，通过复合式版图设计方法，防护电路可实现快速响应、免疫闩锁及较强的抗静电浪涌鲁 棒性。并且，通过调节隧穿二极管个数，可灵活控制电路开启电压，以适应不同电源域电路 的防护设计窗口。
49.本发明电路的原理图见图1，当静电浪涌应力作用于本技术提供的电路的输入输出端口 (i/o)时，首先，一反偏隧穿二极管d1级联一正偏隧穿二极管d2，隧穿二极管具备快开 启特性，可迅速对静电浪涌事件做出响应，静电浪涌电流流经d1、d2，最后经由高阻值电 阻r1将电流泄放至地，可提高电路的开启速度，等效电路如图1中右侧虚线框中电路结构 所示。同时，d1与d2串联，在半导体内部形成一放大型寄生npn三极管，可增强第一级 防护电路的电流泄放能力。
50.若被保护电路的工作电压高于当前过压过流防护集成电路的触发电压，还可通过增加隧 穿二极管d1、d2个数，进一步提高过压过流防护集成电路的触发电压，以适应被保护电路 防护设计需求。
51.随静电浪涌应力增强，nmos管mn栅极与电阻r1电位耦合，当静电浪涌事件未发生 时，第一电阻r1无电流经过，栅极电位为零，nmos处于关态，可降低电路静态功耗；当 第一级防护电路开启后，第一电阻r1电位升高，栅极电位随之抬高，nmos管mn栅下快 速产生反型层，形成导电沟道，构成第二级防护电路，与第一级防护电路并联，泄放电流， 提高整体电路在静电浪涌事件下的稳定性。接着，pnp三极管q1与npn三极管q2耦合放 大，形成一高增益scr，作为第三级防护电路。通过复合式版图设计技术，将第二级防护电 路中的栅耦合nmos管mn内嵌入scr结构。当第二级防护电路启动后，nmos管mn栅 下的沟道电流流经scr内部，可促进scr开启并形成正反馈效应，降低scr触发电压， 提高整体防护电路的电流泄放效率，增强整体防护电路的抗静电浪涌鲁棒性。最后，再次利 用复合式版图设计技术，将一齐纳二极管内嵌入scr，齐纳二极管见图1中d3，d3与第二 电阻r2、第三电阻r3级联，构成一电压钳位电路，可将电路的维持电压钳制在高于被保护 电路的工作电压值，降低因引入scr产生的闩锁风险。不仅如此，随静电浪涌应力增强， 第二级防护电路中nmos管mn沟道电流增大，可进一步提高scr开启速度，确保本技术 提供的过压过流防护集成电路在由人体触摸、芯片内部放电、雷击等产生的不同强度静电浪 涌事件中均具备较好的防护性能。
52.本发明实施例中的部分步骤，可以利用软件实现，相应的软件程序可以存储在可读取的 存储介质中，如光盘或硬盘等。
53.以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之 内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

技术特征：
1.一种多耦合触发强鲁棒性静电浪涌过压过流防护集成电路，其特征在于，所述电路包括：相互耦合的三级防护电路单元与一电压钳位电路；其中，第一级防护电路为触发电压控制电路，采用隧穿二极管对静电浪涌事件进行迅速响应，所述第一级防护电路还设有第一电阻r1，所述第一级防护电路启动后在第一电阻r1上产生的电压信号用于启动第二级防护电路；所述第二级防护电路由第二电阻r2和nmos管构成，所述第一级防护电路启动后在所述第一电阻r1上产生的电压信号用于启动所述nmos管，形成所述电路的辅助触发通路，用于启动第三级防护电路中的结构单元，同时用于泄放esd电流；所述第三级防护电路即为由高增益放大型pnp和npn三极管耦合构成的scr，当所述第二级防护电路开启后，所述nmos管用于触发所述scr内部中的npn管，启动所述scr形成正反馈效应，以降低所述scr的触发电压，并增强所述电路的电流泄放能力；电压钳位电路由一齐纳二极管及阱电阻级联构成，用于将所述电路维持电压钳制在高于被保护电路的工作电压值，降低因引入所述scr产生的闩锁风险。2.根据权利要求1所述的电路，其特征在于，所述第一级防护电路包括：第一隧穿二极管d1、第二隧穿二极管d2以及所述第一电阻r1构成；所述第一隧穿二极管d1负极与所述电路的输入输出端口i/o相连，所述第一隧穿二极管d1正极与所述第二隧穿二极管d2正极相连，所述第二隧穿二极管d2负极与所述第一电阻r1一端相连，所述第一电阻r1另一端与地gnd相连；当静电浪涌应力作用于所述电路的输入输出端口i/o端时，所述第一隧穿二极管d1反向偏置，所述第二隧穿二极管d2正向偏置。3.根据权利要求2所述的电路，其特征在于，所述第二级防护电路中，所述第二电阻r2一端与所述电路的输入输出端口i/o相连，所述第二电阻r2另一端与所述nmos管的漏极相连，所述nmos管的栅极连接至所述第二隧穿二极管d2阴极，所述nmos管的源极及衬底接地gnd。4.根据权利要求3所述的电路，其特征在于，所述第三级防护电路包括：pnp型三极管q1和npn型三极管q2；其中，所述pnp三极管q1的发射极接所述电路的输入输出端口i/o，所述pnp三极管q1的基极连接至所述npn三极管q2的集电极，所述pnp三极管q1的集电极连接至所述npn三极管q2的基极，所述npn三极管q2的发射极接地gnd。5.根据权利要求4所述的电路，其特征在于，所述电压钳位电路包括：所述第二电阻r2、第三电阻r3以及一齐纳二极管d3；其中，所述第二电阻r2一端接所述电路的输入输出端口i/o，所述第二电阻r2另一端连接所述齐纳二极管d3阴极，所述齐纳二极管d3阳极与所述第三电阻r3一端相连，所述第三电阻r3另一端接地gnd。6.根据权利要求5所述的电路，其特征在于，所述第一级防护电路中第一隧穿二极管d1和第二隧穿二极管d2个数可调，通过设置所述第一隧穿二极管d1和所述第二隧穿二极管d2个数，可控制所述电路的触发电压至被保护电路的应用需求。7.根据权利要求6所述的电路，其特征在于，通过调节所述第一级防护电路中第一电阻r1的阻值，调整所述第二级防护电路的开启速度。
8.根据权利要求7所述的电路，其特征在于，所述第二级防护电路中的nmos管的栅极与所述第一级防护电路中的第一电阻r1电位耦合，当静电浪涌事件未发生时，所述第一电阻r1无电流通过，所述nmos管的栅极电位为零，所述nmos管处于关态，以降低所述电路的静态功耗。9.一种电子系统或集成电路芯片内部的usb2.0、3.0以及hdmi接口，其特征在于，所述usb2.0、3.0以及hdmi接口采用权利要求1-8任一所述的多耦合触发强鲁棒性静电浪涌过压过流防护集成电路。

技术总结
本发明公开了一种多耦合触发强鲁棒性静电浪涌过压过流防护集成电路，属于集成电路静电放电防护及抗浪涌领域。该电路包括相互耦合的三级防护电路单元与一电压钳位电路，第一级防护电路利用隧穿二极管快开启特性，可迅速响应静电浪涌事件，实现有效防护，同时可通过调节隧穿二极管个数，灵活控制整体防护电路触发电压；NMOS管栅极通过耦合第一级防护电路电阻上的电压可快速启动，作为过压过流防护集成电路的第二级防护电路，泄放电流。另外，本发明利用高增益高钳位SCR和NMOS管复合集成电路，作为过压过流防护集成电路的电流泄放通道，能够增强过压过流防护集成电路的电压钳位能力和低阻泄放能力。低阻泄放能力。低阻泄放能力。


技术研发人员：梁海莲 冯希昆
受保护的技术使用者：江南大学
技术研发日：2021.11.30
技术公布日：2022/3/8