用于减少光电二极管中的光学和电串扰的系统、方法和装置与流程

1.本公开总体上涉及限制光电二极管装置中的串扰。


背景技术：

2.半导体越来越多地用于各种应用。一些应用使用彼此紧靠的多个 半导体。诸如光电二极管之类的半导体的操作可能导致光电二极管像 素之间有电和/或光学串扰。串扰可能是可随着像素间距减小而增加 的噪声的来源。由于需要对具有显著电场的材料进行电钝化并且由于 用于促进电钝化的一些材料产生噪声的风险，因此制造光电二极管以 减少串扰可能是低效的。需要有效设计具有小像素间距的低噪声光电 二极管。
附图说明
3.图1a示出了根据本公开的一个或多个示例性实施方案的示例性 光电二极管结构。
4.图1b示出了根据本公开的一个或多个示例性实施方案的示例性 光电二极管结构。
5.图1c示出了根据本公开的一个或多个示例性实施方案的示例性 光电二极管结构的一部分。
6.图2示出了根据本公开的一个或多个示例性实施方案的示例性 同质结p-n光电二极管。
7.图3示出了根据本公开的一个或多个示例性实施方案的示例性 异质结p-i-n光电二极管。
8.图4示出了根据本公开的一个或多个示例性实施方案的示例性 异质结雪崩光电二极管。
9.图5示出了示出根据本公开的一个或多个示例性实施方案的光 电二极管装置的平均暗计数率的图形。
10.图6a示出了根据本公开的一个或多个示例性实施方案的光电二 极管阵列的示例性俯视图。
11.图6b示出了根据本公开的一个或多个示例性实施方案的图6a 的光电二极管阵列的示例性横截面侧视图。
12.图6c示出了根据本公开的一个或多个示例性实施方案的图6a 的光电二极管阵列的示例性雪崩像素。
13.图7示出了根据本公开的一个或多个示例性实施方案的光电二 极管阵列的示例性俯视图。
14.图8示出了根据本公开的一个或多个示例性实施方案的图1c的 光电二极管结构的部分的示例性横截面侧视图。
15.图9示出了根据本公开的一个或多个实施方案的用于形成光电 二极管的过程的
流程图。
16.下面将参考附图更全面地描述某些实施方式，在附图中示出了各 种实施方式和/或方面。然而，各个方面可以以许多不同的形式实施 并且不应被解释为限于本文阐述的实施方式；更确切地，提供这些实 施方式是为了使得本公开彻底和完整，并将向本领域技术人员充分传 达本公开的范围。遍及全文，图中的相同的数字指代相同的元件。因 此，如果一个特征在多个图纸中使用，则用于在所述特征首次出现的 图纸中标识所述特征的编号将在后续图纸中使用。
具体实施方式
17.本文描述的示例性实施方案提供了用于减少光电二极管中的电 和光学串扰的某些系统、方法和装置。
18.光电二极管是可以将光转换为电流的半导体装置。光电二极管可 以是传感器的元件，并且可以布置在阵列中，其中光电二极管阵列的 像素可以具有p-n结。当p型和n型材料彼此接触布置时，可以形成 p-n结。电流可以从一种材料流向另一种材料以形成二极管。
19.掩埋p-n结可以用在光电二极管中，诸如用在雪崩光电二极管 (apd)中，所述雪崩光电二极管可以指代可以响应于接收低功率光学 信号而产生大电流信号的光电二极管。可以通过在apd两端施加电 压来偏置apd，从而产生显著的(例如，非零)电场。自由电载流子可 以在apd的吸收体层中产生并且注入apd的倍增区域(例如，雪崩 区域)中。吸收体层可以从光中吸收能量以产生自由电荷载流子。倍 增层可以是apd的区域，其中自由电荷载流子倍增以产生可检测的 电流。自由载流子可以在倍增层中加速，从而允许它们产生附加的自 由载流子(例如，称为“碰撞电离”的过程)，并且附加的自由载流子也 可以加速(例如，由于电场存在)以形成更多自由载流子。自由载流子 的这种倍增可以被称为雪崩倍增。当光进入光电二极管时，在来自光 的能量超过带隙能量时可能会产生电子-空穴对。电场可能导致电子 漂移到n型材料，而空穴(例如，电子空穴)漂移到p型材料。电场越 强，电子和空穴的漂移就越大。
20.光电二极管的活性材料可以指代具有有限非零电场的材料。非活 性或钝化材料可以指代其中不存在电场(例如，零电场)的材料。电场 从活性区域到钝化区域减小(例如，减小到零)的速率可以取决于所使 用的掺杂。例如，由于光电二极管中使用的掺杂，一个光电二极管的 电场可能在比在另一个光电二极管中更靠近扩散区域的距离处下降。
21.在光电二极管中使用掩埋p-n结可以促进电钝化，但可能导致吸 收体材料有剩余存在，这可能有助于增加与串扰效应相关联的噪声。 非零电场(例如，由施加在光电二极管两端的电压引起)可能存在于吸 收体材料的至少一部分中。例如，吸收体材料可以至少部分地围绕活 性p-n结。距离活性p-n结越远，吸收体材料的电场就可能越弱。
22.一些光电二极管使用“台面”结构来形成活性区域。半导体上的台 面结构可以指代其中半导体材料尚未被去除(例如，蚀除)从而导致平 顶表面上升到周围半导体衬底上方的区域。用于半导体的台面结构可 以通过蚀除非活性材料并留下用于具有非平面钝化的台面的活性材 料而形成。为了减少串扰，可以蚀除非活性吸收体材料，因为非活性 材料可能有助于光电二极管像素之间的串扰。串扰可能是随着像素间 距(例如，光电二极管阵列像素簇中的像素密度)的减小而迅速增加的 噪声的来源。然而，台面形成可能需要对具
有高电场的表面进行电钝 化，从而导致制造挑战和低效率。例如，通过蚀刻到其中电场强度大 于零的活性区域或蚀刻到离活性区域太近的失活区域来形成台面结 构可能需要材料钝化，即使可以通过去除一些材料来减少串扰也是如 此。
23.因此，需要设计一种具有小像素间距的低噪声光电二极管阵列。
24.在一个或多个实施方案中，台面结构的使用可以与掩埋p-n结组 合以形成串扰和噪声减少的光电二极管阵列。光电二极管阵列可以通 过从具有掩埋p-n结的装置中去除吸收体材料以缓解串扰同时维持高 质量钝化而形成。例如，蚀除或以其他方式去除的材料越多，可以减 少的串扰就越多。然而，去除更远离活性区域的吸收体材料可能导致 剩余的吸收体材料在活性区域内并且具有非零电场，或者非常接近具 有非零电场的材料，由此需要钝化。表面电场强度可以降低并且可以 通过调整活性吸收体材料与所去除的吸收体材料之间的距离来调节。 吸收体材料的去除可以使用诸如本文进一步描述的沟槽、凹坑、端盖、 井和槽之类的几何配置来实现，并且可以允许显著减少暗载流子产 生，所述暗载流子产生表现为线性模式apd中的暗电流或表现为单 光子雪崩二极管的暗计数率(例如，没有入射光的平均计数率)。光电 二极管阵列的活性区域可以通过蚀除吸收体区域的至少一部分以形 成具有非平面钝化的台面结构而形成，并且活性区域可以通过掺杂剂 扩散以形成具有平面钝化的掩埋p-n结而形成。为了通过避免需要钝 化具有高电场的材料来优化钝化，围绕活性p-n结的至少一些吸收体 材料可能无法通过蚀刻来去除。更远离p-n结蚀刻并留下更多吸收体 材料可能导致显著的串扰，但蚀刻更靠近p-n结并留下更少(如果有) 吸收体材料可能导致需要钝化具有显著电场强度的材料。因此，台面 结构与掩埋p-n结的混合使用可以平衡通过蚀刻吸收体材料减少串扰 的目标与避免需要钝化具有显著电场的材料的目标。
25.在一个或多个实施方案中，光电二极管阵列的电场强度可以基于 在蚀除一些吸收体材料之后留在掩埋p-n结周围的吸收体材料的量来 定制。例如，代替蚀除光电二极管阵列中的活性材料周围的所有非活 性吸收体材料的是，可以通过在活性材料的暴露部分之间留下一些吸 收体材料作为缓冲层来实现钝化，但是留下的吸收体材料不会太多， 否则会产生显著串扰。优化的蚀刻量可以回答蚀刻到活性区域中多深 或多接近活性区域蚀刻以便最大程度地减少钝化和串扰两者的问题。 可以在其中蚀刻吸收体材料的距扩散区域的距离可以取决于所述距 离处的电场强度，并且基于钝化蚀刻后剩余的任何材料的任何需要。
26.在一些焦平面阵列中，载流子扩散时间常数可能会放松要求。例 如，对于以视频速率(例如，24hz至60hz)操作的一些ingaaspin 检测器(例如，未掺杂检测器)，自由载流子的收集时间可以是微秒或 毫秒的数量级。在此类情况下，不需要从光电二极管阵列中去除吸收 体材料，并且当像素尺寸为少数载流子扩散长度的数量级时，光电二 极管阵列的像素区域中的所有吸收体材料都可能有助于整体填充因 子。相反，对于需要更快时间常数的应用，将吸收体材料留在有效像 素内可能存在缺陷，因为吸收体材料可能具有用于载流子收集的缓慢 时间常数。光探测和测距(lidar)应用属于可能需要快速时间常数的 应用。电信也可能需要快速的时间常数，并且可能需要高线性度。例 如，模拟电信接收器可能会经历显著的波形失真和缓慢的时间常数。
27.为了解决一些应用中对快速时间常数的需要，光学用途可以确保 没有光子到达
光电二极管阵列的非活性(即，无场)吸收体材料。然而， 当光子在半导体本身内产生时，确保光子不会到达吸收体材料可能是 不可行的。在非常大的雪崩检测事件期间产生的此类“串扰”光子可能 会直接在相邻像素活性区域中吸收(例如，“光学串扰”)或在非活性区 域中吸收，在所述非活性区域中，所产生的电载流子可能会扩散到相 邻的活性区域(例如，“扩散串扰”)。对于需要快速时间常数的应用， 这种问题可能是成问题的。例如，ingaas吸收体材料可能具有长的 载流子扩散长度(例如，50um至200um)和寿命(例如，1us至100us)。 因为载流子可能具有长寿命并且可能会扩散相对较长的距离，所以载 流子可能会迁移到光电二极管阵列的活性区域之外的很远距离以便 收集，并且在数百纳秒或数微秒后触发暗计数，从而导致错误检测事 件比与信号光子实际到达相对应的时间晚得多。
28.在一个或多个实施方案中，光电二极管阵列可以包括凹坑、沟槽、 端盖和/或槽。例如，雪崩光电二极管阵列可以包括多层材料，诸如 缓冲层、缓冲层上方的吸收体层、吸收体层上方的活性区域和倍增/ 雪崩区域以及从活性区域蚀刻到缓冲层的槽。槽可以允许暴露吸收体 层的顶面的一部分并且暴露缓冲层的一部分，从而形成台面结构，其 中活性材料形成台面的顶部，留下一些吸收体材料在活性材料周围， 并且一些吸收体材料被蚀除以形成台面，其中缓冲层的一部分在较低 水平处暴露。光电二极管阵列可以具有由吸收体材料包围的多个活性 区域，并且一些吸收体材料被蚀除以暴露缓冲层并形成台面结构。活 性材料可以包括掩埋p-n结以利用由掩埋p-n结促进的电钝化，并且 可以从掩埋p-n结周围蚀除一些噪声吸收体材料以减少串扰。
29.在一个或多个实施方案中，使用掩埋p-n结与所蚀刻的台面结构 两者的光电二极管阵列的混合设计可以支持盖革模式(geiger-mode) 操作。在盖革模式操作中，阵列中的apd可能会偏置到高于击穿电 压以允许光子触发雪崩。
30.以上描述是为了说明目的，并且不意味着限制。可能存在许多其 他示例、配置、过程等，下面更详细地描述其中的一些示例、配置、 过程。现在将参考附图描述示例性实施方案。
31.图1a示出了根据本公开的一个或多个示例性实施方案的示例性 光电二极管结构。
32.参考图1a，以俯视图二维地示出光电二极管结构100。光电二 极管结构100可以是平面扩散结构，其中非活性材料102(例如，具有 零电场强度的材料)围绕活性材料104(例如，具有非零电场强度的材 料)。可以去除(例如，蚀除)非活性材料102以形成光电二极管结构 106(例如，从顶视图示出)。光电二极管结构106可以包括光电二极管 结构100的活性材料104连同缓冲层108(例如，通过从光电二极管结 构100去除整个非活性材料102而暴露)。因此，光电二极管结构106 可以不包括围绕活性材料104的非活性吸收体材料，因此光电二极管 结构106可能需要显著钝化活性材料104。
33.参考图1b，以俯视图二维地示出光电二极管结构150。光电二极 管结构150可以是平面扩散结构，其中非活性材料102(例如，具有零 电场强度的材料)围绕活性材料104(例如，具有非零电场强度的材料)。 不同于图1a的光电二极管结构106，一些非活性材料102在蚀刻之 后可能保留。在其中非活性材料102的部分已经被去除的位置可暴露 缓冲层108。在光电二极管结构150中，非活性材料102在活性材料 104周围形成矩形区域。这样，在蚀刻后剩余的非活性材料102可以 形成零电场区域，由此避免了对具有高电场强度的材料进行
钝化的过 程变得困难。
34.仍参考图1b，以俯视图二维地示出光电二极管结构160。光电二 极管结构160可以是平面扩散结构，其中非活性材料102(例如，具有 零电场强度的材料)围绕活性材料104(例如，具有非零电场强度的材 料)。不同于图1a的光电二极管结构106，一些非活性材料102在蚀 刻之后可能保留。在其中非活性材料102的部分已经被去除的位置可 暴露缓冲层108。在光电二极管结构160中，非活性材料102在活性 材料104周围形成圆形区域。这样，在蚀刻后剩余的非活性材料102 可以形成零电场区域，由此避免了对具有高电场强度的材料进行钝化 的困难过程。
35.参考图1a和图1b，去除非活性材料102的至少一部分可以产生 台面结构。如图1b所示，活性材料104可以通过使用掩埋p-n结形 成，所述活性材料可以在缓冲层108上方。具有由活性材料104形成 的较高层的缓冲层108可能导致具有p-n结的台面结构。光电二极管 结构150和光电二极管结构160可以指代具有光电二极管阵列的 apd。
36.图1c示出了根据本公开的一个或多个示例性实施方案的示例性 光电二极管结构的一部分170。
37.参考图1c，部分170可以类似于光电二极管结构150。例如，部 分170可以具有带阳极触点(例如，迹线172的触点178、迹线174 的触点180、迹线176的触点182)的电迹线(例如，迹线172、迹线174、 迹线176)。阳极触点可以位于相应的扩散区域内(例如，触点178可 以位于扩散区域184内；触点180可以位于扩散区域186内；并且触 点182可以位于扩散区域188内)。扩散区域可以指代其中可能发生 雪崩的倍增/雪崩区域。平台(例如，平台190、平台192、平台194、 平台195、平台196和平台197)可以通过去除(例如，蚀刻)材料来产 生，从而导致在平台之间形成沟槽(例如，沟槽198)(例如，沟槽198 可以比平台更深入页面)。
38.其中沟槽198被蚀刻并且因此相对于扩散区域形成平台的位置 表示选择距离d1(例如，扩散区域186与沟槽198之间的距离)以最大 限度地减少串扰并优化电钝化。例如，距离d1越小，形成沟槽198 的位置处的电场就越可能大于零，因此需要更显著的电钝化。距离 d1越大，形成沟槽198的位置处的电场就越可能为零。这样，距离 d1是由产生沟槽198的蚀刻形成的平台的侧面的电场强度的因素。
39.横截面线是图8的基础。
40.图2示出了根据本公开的一个或多个示例性实施方案的示例性 同质结p-n光电二极管200。
41.参考图2，同质结p-n光电二极管200可以包括至少部分地位于 n吸收体层204内的p扩散区域202。n吸收体层204可以位于缓冲 层208上。其中同质结p-n光电二极管200有活性(例如，表现出电场 e》0)的位置可以取决于距p扩散区域202的距离d1。如图形250所 示，同质结p-n光电二极管200的电场e可以一直有活性直到距离 d2，然后在超过距离d2时失活。这样，当在距p扩散区域202为距 离d1内的位置处去除(例如，蚀刻)n吸收体层204时，剩余的n吸收 体层204可能是活性的，因此可能需要钝化。当n吸收体层204在距 p扩散区域202为距离d1之外(例如，大于所述距离)的位置处被去除 时，剩余的n吸收体层204可以是失活的，因此可以避免钝化的需要。 然而，由于串扰效应，在蚀刻后剩余的更多n吸收体层204可能产生 更大噪声。这样，n吸收体层204可以被去除的位置可以是一种平衡 行为，所述平衡行为最大限度地去除n吸收体层204以减少串扰效应， 同时最大限度地减少可能通
过去除过多的n吸收体层204(例如，使得 剩余的n吸收体层204有活性)而必需的钝化。如果n吸收体层204 在活性区域内去除并且暴露具有更高电场强度的表面，如图形250所 示，则将需要更高质量的钝化层来充分钝化这种暴露的活性区域表 面。
42.图3示出了根据本公开的一个或多个示例性实施方案的示例性 异质结p-i-n光电二极管300。
43.参考图3，异质结p-i-n光电二极管300可以包括至少部分地位 于n-覆盖层304和n-吸收体层306(例如，其可以位于n-覆盖层304 下方)内的p+扩散区域302，以及位于n-吸收体层306下方的n+缓冲 层308。其中异质结p-i-n光电二极管300有活性(例如，表现出电场 e》0)的位置可以取决于距p+扩散区域302的距离d3和/或距离d4。 如图形350所示，异质结p-i-n光电二极管300的电场e在距离d3之 前可以是恒定的，然后e场可以从d3到d4下降，超过所述距离，异 质结p-i-n光电二极管300可能变得失活。这样，当在距p+扩散区域 302为距离d3或d4内的位置处去除(例如，蚀刻)n-覆盖层304和n
‑ꢀ
吸收体层306时，剩余的n-覆盖层304和n-吸收体层306可能有活性， 因此可能需要钝化。当在距p+扩散区域302为距离d4之外(例如，大 于所述距离)的位置处去除n-覆盖层304和n-吸收体层306时，剩余 的n-覆盖层304和n-吸收体层306可能是失活的，因此可以避免钝化 的需要。然而，由于串扰效应，在蚀刻后剩余的更多n-覆盖层304 和n-吸收体层306可能产生更大噪声。这样，n-覆盖层304和n-吸收 体层306可以被去除的位置可以是一种平衡行为，所述平衡行为最大 限度地去除n-覆盖层304和n-吸收体层306以减少串扰效应，同时最 大限度地减少可能通过去除过多的n-覆盖层304和n-吸收体层306(例 如，使得剩余的n-覆盖层304和n-吸收体层306有活性)而必需的钝 化。
44.图4示出了根据本公开的一个或多个示例性实施方案的示例性 异质结雪崩光电二极管(apd)400。
45.参考图4，异质结apd 400可以包括至少部分地位于覆盖层404 内的p+扩散区域402，并且覆盖层404可以位于n-吸收体层406上方。 在n-吸收体层406下方，异质结apd 400可以包括n+缓冲层408。 雪崩可能发生在覆盖层404内(例如，在覆盖层404的足够靠近p+扩 散区域402的部分410处，其中电场强度可能足够强到产生雪崩增 益)。覆盖层404的部分410可以被称为雪崩区域，其可以延伸到n
‑ꢀ
吸收体层406。
46.其中异质结apd 400有活性(例如，表现出电场e》0)的位置可以 取决于距p+扩散区域402的距离d5和/或距离d6。如图形450所示， 异质结apd 400的电场e在距离d5(例如，雪崩区域的边缘)之前可 以是恒定的，然后e场可以从d5到d6下降，超过所述距离，异质结 apd 400可能变得失活。这样，当覆盖层404、n-吸收体层406和n+ 缓冲层408在距p+扩散区域402为距离d5或d6内的位置处去除(例 如，蚀刻)时，剩余的覆盖层404、n-吸收体层406和n+缓冲层408 可能是活性的，因此可能需要钝化。当在距p+扩散区域402为距离 d6之外(例如，大于所述距离)的位置处去除覆盖层404、n-吸收体层 406和n+缓冲层408时，剩余的覆盖层404、n-吸收体层406和n+缓 冲层408可能是失活的，因此可以避免钝化的需要。然而，由于串扰 效应，在蚀刻后剩余的更多覆盖层404、n-吸收体层406和n+缓冲层 408可能产生更大噪声。这样，覆盖层404、n-吸收体层406和n+缓 冲层408可以被去除的位置可以是一种平衡行为，所述平衡行为最大 限度地去除覆盖层404、n-吸收体层406和n+缓冲层408以减少串扰 效应，同时最大限度地减少可能通过去除过多的覆盖层404、n-吸收 体层406和n+
缓冲层408(例如，使得覆盖层404、n-吸收体层406和 n+缓冲层408有活性)而必需的钝化。如果n-吸收体层406在活性区 域内去除并且暴露具有更高电场强度的表面，如图形450所示，则将 需要更高质量的钝化层来充分钝化这种暴露的活性区域表面。
47.图5示出了示出根据本公开的一个或多个示例性实施方案的光 电二极管装置的平均暗计数率的图形500。
48.参考图5，暗计数率以赫兹(hz)为单位示出在纵轴上，而过偏置 以伏特(v)为单位示出在横轴上。未优化装置(例如，没有具有掩埋p-n 结并选择性去除非活性材料的混合台面结构的装置)的暗计数率502 可能经历的暗计数率显著高于已优化装置(例如，使用具有掩埋p-n 结并选择性去除非活性材料的混合台面结构的装置)(诸如使用图1b 的光电二极管结构150或光电二极管结构160的装置)经历的暗计数 率504。例如，与未优化装置相比，已优化装置经历的暗计数率可能 降低三十倍。这样，图形500示出了使用增强的方法和结构来减少光 电二极管中的电串扰和光学串扰的益处。
49.图6a示出了根据本公开的一个或多个示例性实施方案的光电二 极管阵列600的示例性俯视图。
50.参考图6a，光电二极管阵列600可以包括迹线602(例如，金属 迹线)和一个或多个沟槽604(例如，凹痕)，其可以被干蚀刻或以其他 方式制造。迹线602可以包括允许电流流动的导电材料(例如，铜或 其他材料)。一个或多个沟槽604可以防止光学串扰以及扩散串扰。 光电二极管阵列600可以是apd或其他类型的光电二极管。
51.图6b示出了根据本公开的一个或多个示例性实施方案的图6a 的光电二极管阵列600的示例性横截面侧视图。
52.参考图6b，光电二极管阵列600可以包括阳极652(例如，迹线 602中的一者中的带电电极，偏置电压通过所述迹线从外侧施加)，其 至少部分地覆盖扩散区域654的一部分(例如，电场强度在除附近(诸 如p-n结655周围100纳米)之外为零的简并掺杂区域)。扩散区域654 可以包括p-n结655(例如，掩埋p-n结)。扩散区域654可以至少部分 地延伸到覆盖层658(例如，i-inp覆盖材料或另一种材料)中。雪崩可 能发生在覆盖层658内(例如，在覆盖层658的足够靠近扩散区域654 的部分656处，其中电场强度可能足够强到产生雪崩增益)。覆盖层 658的部分656可以被称为雪崩区域。在覆盖层658下方可以有吸收 体层660(例如，i-ingaas吸收体材料或另一种材料)，并且在吸收体 层660下方可以有缓冲层662(例如，n+-inp材料或另一种材料)。通 过吸收体层660中的光子吸收形成的电载流子664可以沿着路径666 扩散。电载流子664可以扩散到雪崩区域656(例如，扩散串扰)。
53.在一个或多个实施方案中，串扰在具有快速时间常数的应用中可 能特别麻烦。ingaas吸收体材料(例如，用在吸收体层660中)例如可 以允许有长的载流子扩散长度和寿命(例如，约50μm至200μm的扩 散长度，约1μs至100μs的寿命)。因为载流子(例如，电载流子664) 可能有长寿命并且可能扩散很远，所以载流子可能从雪崩区域656之 外迁移很远距离以便收集并在100纳秒甚至数微秒后触发暗计数，从 而导致错误检测事件比与真实信号光子到达相对应的时间晚得多。
54.在一个或多个实施方案中，吸收体层660中的至少一些可以被去 除(例如，蚀除)以缓解扩散串扰。可以至少部分地从光电二极管阵列 600去除的吸收体层660可以包括图6a的一个或多个沟槽604。已 去除的吸收体层660的优化蚀刻量可以回答蚀刻到活性区域
中多深 或多接近活性区域蚀刻以便优化钝化并最大限度地减少串扰。可以在 其中蚀刻吸收体层660的距雪崩区域656的距离可以取决于所述距离 处的电场强度，并且基于钝化蚀刻后剩余的任何材料的任何需要。例 如，图1a表示吸收体层660的非活性部分(例如，对应于非活性材料 102)的完全去除，暴露下方的缓冲层662(例如，对应于缓冲层108)。 图1b表示吸收体层660的非活性部分的部分去除，留下吸收体层660 中的一些(例如，对应于非活性材料102)，并暴露下方的缓冲层662 中的一些(例如，对应于缓冲层108)。由于至少部分去除吸收体层660， 因此从雪崩区域656到缓冲层662的横向距离可以基于在暴露的缓冲 层662的最接近雪崩区域656的位置处的未蚀刻材料的边缘处的电场 强度。掩埋p-n结655可以被电钝化，但是从p-n结655横向延伸的 电场强度可能需要留下吸收体层660中的一些，这可能导致串扰，如 电载流子664的路径666所示。因此，光电二极管阵列600可以受益 于去除吸收体层的活性部分中的一些，但是去除的吸收体层不会太 多，否则暴露的表面会经历过大而无法钝化的电场强度。
55.如图形670所示，雪崩区域内的电场强度e为非零，并且雪崩区 域之外的电场强度e可能为非零，但随着距p-n结655的横向距离接 近距离d8而下降至零。
56.图6c示出了根据本公开的一个或多个示例性实施方案的图6a 的光电二极管阵列600的示例性雪崩像素。
57.参考图6c，图6a的光电二极管阵列600的俯视图更详细地示出 了光学串扰和扩散串扰两者。光子(例如，光子675、光子677、光子 679)可以由雪崩(例如，雪崩像素678的雪崩)发射，可能导致由光子 吸收形成电载流子680。结果可能是一个或多个像素682处有光学串 扰(例如，在单独像素的活性区域内产生载流子)。雪崩像素678可以 表示可产生电载流子688的初始雪崩像素，所述电载流子可以遵循路 径681以在像素684处引发后续雪崩-表现为扩散串扰，其中像素684 可收集电载流子688。在其中光子吸收可以形成扩散载流子的区域 690中，随着电载流子688沿着路径681扩散，可能发生扩散串扰。 这样，像素678处的雪崩可能导致像素684处发生二次雪崩。在一个 或多个实施方案中，为了减少这种光学和扩散串扰，光电二极管阵列 600可以受益于如上所述去除图6b的吸收体层660中的至少一些。
58.在一个或多个实施方案中，图6b的掩埋p-n结655可以用在光 电二极管阵列600中，诸如用在apd中。自由电载流子(例如，电载 流子664)可以在apd的吸收体层660中产生并且注入apd的雪崩区 域656中。吸收体层660可以从光中吸收能量以产生自由电荷载流子。 雪崩区域656可以是apd的区域，其中自由电荷载流子倍增以产生 可检测的电流。自由载流子可以在雪崩区域656中中加速，从而允许 它们产生附加的自由载流子(例如，称为“碰撞电离”的过程)，并且附 加的自由载流子也可以加速(例如，由于电场存在)以形成更多自由载 流子。自由载流子的这种倍增可以被称为雪崩倍增。当光进入光电二 极管阵列600时，在来自光的能量超过带隙能量时可能会产生电子
‑ꢀ
空穴对。电场可能导致电子(例如，图6b的电载流子664)漂移到衬底， 并且空穴(例如，电子空穴)漂移到p-n结655的p型材料。电场越强， 电子和空穴的漂移就越大。
59.图7示出了根据本公开的一个或多个示例性实施方案的光电二 极管阵列700的示例性俯视图。
60.参考图7，光电二极管阵列700可以类似于图6a的光电二极管 阵列600。例如，光电
二极管阵列700可以包括一个或多个沟槽702(例 如，类似于图6a的一个或多个沟槽604)和凹坑704(例如，向下去除 到图6b的缓冲层662的部分)和迹线706。图6b的吸收体层660的 可以从光电二极管阵列600(或光电二极管阵列700)去除的部分可以 包括一个或多个沟槽702中的任一者和凹坑704中的任一者。
61.在一个或多个实施方案中，迹线706周围的材料可以被蚀除或以 其他方式去除以产生如图8所示的台面结构。蚀刻或以其他方式去除 材料可以产生一个或多个沟槽702和/或凹坑704。
62.图8示出了根据本公开的一个或多个示例性实施方案的图1c的 光电二极管结构的部分170的示例性横截面侧视图。
63.参考图8，由横截面视图表示的部分170可以包括图1c的触点 182，其至少部分地设置在扩散区域188的一部分上方。扩散区域188 可以包括p-n结805(例如，掩埋p-n结，诸如图6b的p-n结655)。 在扩散区域188下方可以有雪崩区域806(例如，类似于图6b的雪崩 区域656)。扩散区域188可以至少部分地延伸到覆盖层808(例如，类 似于图6b的覆盖层658)中。在覆盖层808下方可以有吸收体层810(例 如，类似于图6b的吸收体层660)，并且在吸收体层810下方可以有 缓冲层812(例如，类似于图6b的缓冲层662)。沟槽198可以(例如， 经由蚀刻)延伸到缓冲层812(例如，穿过覆盖层808并且穿过吸收体 层810)。可以通过蚀除覆盖层808和吸收体层810中的至少一些来形 成沟槽198。在其中蚀刻沟槽198的距雪崩区域806的距离d1可以 由距离d1处电场的存在而确定。距离d1越大，雪崩区域806与沟槽 198之间的任何剩余材料可能需要的电钝化就越少，因此，结果部分 170的制造可能就越容易，但是可能存在更多来自串扰的噪声(例如， 如关于图6c所解释的)。距离d1越小，可能需要电钝化的非零电场 存在的可能性就越大，从而导致制造更困难。这样，可以选择距离 d1以减少串扰同时也最大限度地降低对电钝化的需要。
64.在一个或多个实施方案中，掩埋p-n结805可以用在光电二极管 阵列中，诸如用在apd中。自由电载流子(例如，图6b的电载流子 664)可以在apd的吸收体层810中产生并且注入apd的雪崩区域 806中。吸收体层810可以从光中吸收能量以产生自由电荷载流子。 雪崩区域806可以是apd的区域，其中自由电荷载流子倍增以产生 可检测的电流。自由载流子可以在雪崩区域806中中加速，从而允许 它们产生附加的自由载流子(例如，称为“碰撞电离”的过程)，并且附 加的自由载流子也可以加速(例如，由于电场存在)以形成更多自由载 流子。自由载流子的这种倍增可以被称为雪崩倍增。当光进入部分 170时，在来自光的能量超过带隙能量时可能会产生电子-空穴对。电 场可能导致电子(例如，图6b的电载流子664)漂移到缓冲层812，并 且空穴(例如，电子空穴)漂移到p-n结805的p型材料。电场越强， 电子和空穴的漂移就越大。
65.参考图6b和图8，扩散区域654和扩散区域188可以分别与掩 埋p-n结655和掩埋p-n结805形成台面结构(例如，图1c的平台194)。 去除吸收体层660和吸收体层810可以在维持高质量钝化的同时缓解 串扰。例如，蚀除的材料越多，可以减少的串扰就越多，但是吸收体 材料的去除可能导致剩余的吸收体材料具有非零电场或紧靠具有非 零电场的剩余吸收体材料，由此需要钝化。表面电场强度可以降低并 且可以通过调整活性吸收体材料与所去除的吸收体材料之间的距离 来调节。非活性材料(例如，覆盖层658、吸收体层660、覆盖层808、 吸收体层810)的去除可以使用诸如沟槽、凹坑、端盖、井和槽(例如， 沟槽198)之类
的几何配置来实现，并且当与一些现有光电二极管相比 时可以允许显著降低暗计数率(例如，没有入射光的平均计数率)。扩 散区域654和扩散区域188可以通过蚀除周围材料的至少一部分以形 成具有非平面钝化的台面结构而形成，并且扩散区域654和扩散区域 188可以形成通过掺杂剂扩散以分别形成具有平面钝化的掩埋p-n结 655和掩埋p-n结805而形成。为了通过避免需要用高电场钝化材料 来优化钝化，围绕活性p-n结的至少一些非活性材料可以通过蚀刻来 去除。更远离p-n结蚀刻并留下更多吸收体材料可能导致显著的串扰， 但蚀刻更靠近p-n结并留下更少(如果有)吸收体材料可能导致需要钝 化具有显著电场强度的材料(例如，如图2至图4所示)。因此，台面 结构与掩埋p-n结的混合使用可以平衡通过蚀刻非活性材料减少串扰 的目标与避免需要钝化具有显著电场的材料的目标。
66.图9示出了根据本公开的一个或多个实施方案的用于形成光电 二极管的过程900的流程图。
67.在框902处，可以形成光电二极管的第一层，所述第一层具有无 电场的钝化材料。例如，第一层可以包括缓冲层(例如，图1a的缓冲 层108、图1b的缓冲层108、图6b的缓冲层662、图8的缓冲层812)。 第一层可以包括n+-inp材料或在其上可以布置一个或多个附加层的 另一种材料。
68.在框904处，可以在第一层上方形成光电二极管的第二层(例如， 图1a和图1b的非活性材料102)，所述第二层具有吸收体材料。第 二层可以包括非活性吸收体层(例如，图6b的吸收体层660、图8的 吸收体层810)。当光电二极管是同质结p-n光电二极管(例如，图2 的同质结p-n光电二极管200)时，第二层可以包括非活性吸收体层(例 如，图2的n吸收体层204)。当光电二极管是异质结p-i-n光电二极 管(例如，图3的异质结p-i-n光电二极管300)时，第二层可以包括n 吸收体层(例如，图3的n-吸收体层306)。当光电二极管是异质结apd 光电二极管(例如，图4的异质结apd光电二极管400)时，第二层可 以包括n吸收体层(例如，图4的n-吸收体层406)。第二层中的电场 强度可以取决于从第二层的位置到在框906处形成的活性区域的距 离。
69.在框906处，可以形成具有用于光电二极管的掩埋p-n结的扩散 区域。扩散区域可以为台面形式，其中扩散区域的一部分在第一层或 第二层中的至少一者的至少一部分上方。扩散区域可以包括活性区域 和第二层。例如，参考图2，p扩散区域202可以至少部分地位于n 吸收体层204内。参考图3，p+扩散区域302可以至少部分地位于n-覆盖层304和n-吸收体层306内。参考图4，p
+
扩散区域402可以至 少部分地位于覆盖层404内，并且覆盖层404可以位于n-吸收体层 406的上方。参考图6b，扩散区域654可以包括覆盖层658内在吸收 体层660上方的掩埋p-n结655。参考图8，扩散区域188可以包括 覆盖层808内在吸收体层810上方的掩埋p-n结805。在扩散区域内， 电场强度可以为非零。取决于从扩散区域到第二层的距离，第二层的 电场强度可以为零或非零(例如，参见图2至图4和相应的电场图)。
70.在框908处，可以确定光电二极管的活性区域。活性区域可以指 代其中电场强度为非零的区域，并且活性区域可以包括掩埋p-n结并 且可以包括存在电场的周围材料。
71.在框910处，光电二极管可以穿过第二层蚀刻到第一层(例如， 图1和图8的沟槽198)。可以通过减少串扰和对电钝化的需要的方式 来确定距扩散区域的距离(例如，图8的距离d1)，在所述距离处，蚀 刻光电二极管以去除第二层中的至少一些。例如，代替蚀除扩散区域 周围的所有非活性第二层的是，可以通过留下第二层中的一些来实现 钝化，但是
不会留下太多第二层，否则会导致显著串扰。优化的蚀刻 量可以回答蚀刻到活性区域中多深或多接近扩散区域蚀刻以便最大 程度地减少钝化和串扰两者的问题。可以在其中蚀刻第二层的距扩散 区域的距离可以取决于所述距离处的电场强度，并且基于钝化蚀刻后 剩余的任何材料的任何需要。
72.在框912处，蚀刻第二层可以形成平台(或台面)结构，其中扩散 区域的至少一部分至少部分地在第一层和/或第二层的至少一部分上 方。如图8所示，蚀刻沟槽198可导致吸收体层810和缓冲层812的 至少一部分位于扩散区域188下方。图1a和图1b的俯视图示出了 处于平台或台面形式的缓冲层108上方的活性材料104(例如，活性材 料104比缓冲层108更多地离开页面)。通过蚀刻形成的平台或台面 可能是所去除的非活性材料的结果，当未去除时，所述非活性材料可 能有助于光电二极管中的电和光学串扰。平台或台面可以通过去除扩 散区域周围足够多材料以减少串扰来形成，并且可以允许保留扩散区 域周围的一些材料，前提是扩散区域周围的剩余材料内的电场强度小 于阈值电场强度以免扩散区域周围的剩余材料难以电钝化。
73.对附图的描述并不意味着限制。
74.在一个或多个实施方案中，一种用于形成光电二极管的方法可以 包括：形成第一层，所述第一层包括钝化材料，所述钝化材料没有电 场；形成第二层，所述第二层包括吸收材料，所述第二层在所述第一 层上方；形成扩散区域，所述扩散区域包括掩埋p-n结；确定活性区 域，所述活性区域包括所述掩埋p-n结并具有大于零的电场；蚀刻穿 过所述第二层到达所述第一层，所述蚀刻在距所述掩埋p-n结十五微 米或更小距离(或另一个距离)处执行；以及基于所述蚀刻形成平台结 构。在所述距离处，所述第二层的电场为零或非零。光电二极管可以 是apd。所述距离可以基于与光电二极管相关联的钝化和/或基于活 性区域的电场来确定。所述方法可以包括在第二层上方形成第三层， 其中掩埋p-n结设置在第二层和第三层中。蚀刻可以从第三层到第一 层。所述方法可以包括在第二层上方形成第三层，其中掩埋p-n结设 置在第三层中并设置在第二层上方。
75.在一个或多个实施方案中，光电二极管可以包括具有钝化材料的 第一层，所述钝化材料没有电场。光电二极管可以包括具有吸收材料 的第二层，所述第二层在第一层上方。光电二极管可以包括具有掩埋 p-n结的扩散区域。光电二极管可以包括活性区域，所述活性区域具 有掩埋p-n结并具有大于零的电场。光电二极管可以包括基于蚀刻穿 过第二层到达第一层的平台结构，所述蚀刻在距掩埋p-n结十五微米 或更小的距离处执行。在所述距离处，所述第二层的电场为零或非零。 光电二极管可以是apd。所述距离可以基于与光电二极管相关联的 钝化和/或基于活性区域的电场来确定。所述光电二极管可以包括在 第二层上方的第三层，其中掩埋p-n结设置在第二层和第三层中。蚀 刻可以从第三层到第一层。所述光电二极管可以包括在第二层上方的 第三层，其中掩埋p-n结设置在第三层中并设置在第二层上方。
76.如本文所使用，除非另有固定，否则使用序数形容词“第一”、“第 二”、“第三”等来描述公共对象仅仅指示引用类似对象的不同实例， 而不是意图暗示如此描述的对象必须在时间上、空间上、排名上或以 任何其他方式处于给定序列中。
77.应当理解，以上描述是为了说明目的，并且不意味着限制。
78.尽管已经描述了本公开的特定实施方案，但是本领域普通技术人 员将认识到，许
多其他修改和替代实施方案都在本公开的范围内。例 如，关于特定装置或部件描述的任何功能性和/或处理能力可以由任 何其他装置或部件执行。此外，此外，尽管已经根据本公开的实施方 案描述了各种说明性实施方式和架构，但是本领域普通技术人员将明 白，对本文描述的说明性实施方式和架构的许多其他修改也在本公开 的范围内。
79.尽管已经用结构特征和/或方法动作特定的语言描述了实施方 案，但是应当理解，本公开不必限于所描述的具体特征或动作。更确 切地，将具体特征和动作公开为实施实施方案的说明性形式。除非另 有具体陈述或另外在上下文中如使用的那样理解，条件性语言(诸如 尤其是“可以(can)”、“可能(could)”、“可能(might)”或“可以(may)”)通 常表达某些实施方案可以包括而其他实施方案不包括某些特征、元件 和/或步骤。因此，这种条件性语言一般不旨在暗示特征、元件和/或 步骤无论如何都是一或多个实施方案所必需的，或一或多个实施方案 在有或没有用户输入或提示的情况下都一定包括用于决定任何特定 实施方案中是否包括或将会执行此类特征、元件和/或步骤的逻辑。

技术特征：
1.一种雪崩光电二极管，其包括：第一层，所述第一层包括钝化材料，所述钝化材料没有电场；第二层，所述第二层包括吸收材料，所述第二层在所述第一层上；活性区域，所述活性区域包括掩埋p-n结和所述第二层的至少第一部分，并且所述活性区域具有大于零的电场；以及平台结构，所述平台结构基于所述第二层的第二部分的缺失，所述第二层的所述第二部分的所述缺失与所述掩埋p-n结的距离大于零。2.根据权利要求1所述的雪崩光电二极管，其还包括在所述第二层上的第三层，其中所述掩埋p-n结设置在所述第三层中。3.根据权利要求2所述的雪崩光电二极管，其中所述第二层的所述第二部分的所述缺失是基于在所述距离处去除所述第二层的所述第二部分，并且其中所述去除是基于从所述第三层蚀刻到所述第一层。4.根据权利要求1所述的雪崩光电二极管，其中所述第二层的所述第二部分的所述缺失是基于在所述距离处去除所述第二层的所述第二部分，所述距离是距所述掩埋p-n结十五微米或更小。5.根据权利要求1所述的雪崩光电二极管，其中在所述距离处，所述第二层中的所述电场为零。6.根据权利要求1所述的雪崩光电二极管，其中在所述距离处，所述第二层中的所述电场不为零。7.根据权利要求1所述的雪崩光电二极管，其中所述距离是基于与所述雪崩光电二极管相关联的钝化量。8.根据权利要求1所述的雪崩光电二极管，其中所述距离是基于所述活性区域的所述电场的强度。9.根据权利要求1所述的雪崩光电二极管，其还包括在所述第二层上的第三层，其中所述掩埋p-n结设置在所述第二层和所述第三层中。10.根据权利要求9所述的雪崩光电二极管，其中所述第二层的所述第二部分的所述缺失是基于在所述距离处去除所述第二层的所述第二部分，并且其中所述去除是基于从所述第三层蚀刻到所述第一层。11.一种雪崩光电二极管，其包括：第一层，所述第一层包括钝化材料，所述钝化材料没有电场；第二层，所述第二层包括吸收材料，所述第二层在所述第一层上；第三层，所述第三层在所述第二层上；活性区域，所述活性区域包括掩埋p-n结并且具有大于零的电场，所述活性区域包括所述第二层的至少第一部分和所述第三层的至少第一部分；以及平台结构，所述平台结构基于所述第二层的第二部分的第一次缺失和所述第三层的第二部分的第二次缺失，所述第一次缺失和所述第二次缺失在距所述掩埋p-n结大于零的距离处。12.根据权利要求11所述的雪崩光电二极管，其中所述第一次缺失和所述第二次缺失是基于在所述距离处去除所述第二层的所述第二部分和所述第三层的所述第二部分，所述
距离是距所述掩埋p-n结十五微米或更小。13.根据权利要求11所述的雪崩光电二极管，其中在所述距离处，所述第二层中的所述电场为零。14.根据权利要求11所述的雪崩光电二极管，其中在所述距离处，所述第二层中的所述电场不为零。15.根据权利要求11所述的雪崩光电二极管，其中所述距离是基于与所述雪崩光电二极管相关联的钝化量。16.根据权利要求11所述的雪崩光电二极管，其中所述距离是基于所述活性区域的所述电场的强度。17.根据权利要求11所述的雪崩光电二极管，其中所述掩埋p-n结设置在所述第二层和所述第三层中。18.一种用于形成光电二极管的方法，其包括：形成第一层，所述第一层包括钝化材料，所述钝化材料没有电场；形成第二层，所述第二层包括吸收体材料，所述第二层在所述第一层上；形成扩散区域，所述扩散区域包括掩埋p-n结；形成活性区域，所述活性区域包括所述掩埋p-n结并具有大于零的电场；以及基于所述第二层的一部分到所述第一层的去除形成平台结构，所述去除在距所述掩埋p-n结一定距离处执行。19.根据权利要求18所述的方法，其中在所述距离处，所述第二层中的所述电场为零。20.根据权利要求18所述的方法，其中在所述距离处，所述第二层中的所述电场不为零。

技术总结
提供了用于减少光电二极管中的电和光学串扰的装置、系统和方法。光电二极管可以包括具有钝化材料的第一层，所述钝化材料没有电场。光电二极管可以包括具有吸收材料的第二层，所述第二层在第一层上方。光电二极管可以包括具有掩埋p-n结的扩散区域。光电二极管可以包括活性区域，所述活性区域具有掩埋p-n结并具有大于零的电场。光电二极管可以包括基于蚀刻穿过第二层到达第一层的平台结构，所述蚀刻在距掩埋p-n结十五微米或更小的距离处执行。行。行。


技术研发人员：B
受保护的技术使用者：阿尔戈人工智能有限责任公司
技术研发日：2021.09.08
技术公布日：2022/3/8