多晶硅层的制造方法和显示装置与流程

多晶硅层的制造方法和显示装置
1.相关申请的交叉引用
2.本技术要求于2020年9月8日在韩国知识产权局提交的韩国专利申请第10-2020-0114711号的优先权和权益，其全部内容通过引用并入本文。
技术领域
3.本公开涉及制造多晶硅层的方法、包括由此制造的多晶硅层的显示装置和制造其的方法；并且更具体地，涉及制造具有优异的装置特性和减少的缺陷的多晶硅层的方法、包括由此制造的多晶硅层的显示装置和制造其的方法。


背景技术：

4.显示装置当中，平板显示器处于公众注意的中心，因为其可更轻和更薄。平板显示器当中，电致发光显示器为自发光显示器，其使用发射光的发光二极管显示图像，并且不要求分开的光源。另外，电致发光显示器作为下一代显示装置引人注意，因为其具有低功率消耗、高亮度和高反应速度。
5.上述电致发光显示器在像素中包括用于驱动发光二极管的电路，该像素包括多个晶体管和至少一个电容器。
6.作为在这种电路中使用的晶体管，可使用具有优异的电子迁移率的多晶硅薄膜晶体管。多晶硅薄膜晶体管具有比非晶硅薄膜晶体管更高的电子迁移率，并且针对光照射具有优异的稳定性。相应地，包括多晶硅层作为有源层的多晶硅薄膜晶体管可适于用作发射显示装置的驱动晶体管和/或开关晶体管。
7.因为多晶硅层的特性决定了晶体管和包括其的显示装置的特性，所以制造具有优异的特性并且具有很少表面缺陷以改善装置特性的多晶硅层已经成为显示器领域中的重要的任务。
8.该背景技术章节中公开的上述信息仅仅用于增强描述的技术的背景的理解，并且所以其可含有不形成在该国中本领域普通技术人员已经已知的现有技术的信息。


技术实现要素：

9.实施方式已经尝试提供制造能够减少圆斑同时获得优异的装置特性的多晶硅层的方法、包括由此制造的多晶硅层的显示装置和制造其的方法。
10.实施方式提供了多晶硅层的制造方法，包括：在基板上形成第一非晶硅层；将n-型杂质掺杂至第一非晶硅层中；在n-掺杂的第一非晶硅层上形成第二非晶硅层；将p-型杂质掺杂至第二非晶硅层中；和通过将激光束照射在n-掺杂的第一非晶硅层和p-掺杂的第二非晶硅层上，使n-掺杂的第一非晶硅层和p-掺杂的第二非晶硅层结晶，以形成多晶硅层。
11.方法进一步包括在使n-掺杂的第一非晶硅层和p-掺杂的第二非晶硅层结晶之前，清洁非晶硅层。非晶硅层的清洁可包括用氢氟酸清洁非晶硅层，和用去离子水冲洗非晶硅层。
12.第一非晶硅层的厚度可为或更大且或更小。
13.第二非晶硅层的厚度可为或更大且或更小。
14.n-型杂质的掺杂可用大于0且小于20kev的加速电压和1e14个原子/cm2或更大且1e16个原子/cm2或更小的剂量进行。
15.p-型杂质的掺杂可用大于0且小于20kev的加速电压和1e14个原子/cm2或更大且1e16个原子/cm2或更小的剂量进行。
16.在用氢氟酸清洁非晶硅层之后，在非晶硅层的表面上测量的与水的接触角可小于20度。
17.实施方式提供了显示装置，包括：基板；设置在基板上的薄膜晶体管；设置在薄膜晶体管上的显示元件，其中薄膜晶体管可包括设置在基板上的有源图案，有源图案包括源区、漏区以及设置在源区和漏区之间的沟道区；设置在有源图案上的栅绝缘层；和在对应于沟道区的区中设置在栅绝缘层上的栅电极，并且沟道区包括n-型杂质和p-型杂质。
18.p-型杂质的浓度可随着沟道区接近栅绝缘层而增加。
19.n-型杂质的浓度可随着距栅绝缘层的距离的增加而增加。
20.p-型杂质可为硼(b)和氟(f)中的任何一种。
21.n-型杂质可为磷(p)。
22.有源图案的厚度可为或更大且或更小。
23.沟道区中p-型杂质的浓度可为1e14个原子/cm2或更大且1e16个原子/cm2或更小。
24.沟道区中n-型杂质的浓度可为1e14个原子/cm2或更大且1e16个原子/cm2或更小。
25.沟道区内p-型杂质的浓度和n-型杂质的浓度可基本上相同。
26.薄膜晶体管可进一步包括分别电连接至源区和漏区的源电极和漏电极。
27.显示元件可包括：电连接至薄膜晶体管的第一电极；设置在第一电极上的发射层；和设置在发射层上的第二电极。
28.实施方式提供了显示装置的制造方法，包括：在基板上形成第一非晶硅层；将n-型杂质掺杂至第一非晶硅层中；在第一非晶硅层上形成第二非晶硅层；将p-型杂质掺杂至第二非晶硅层中；通过将激光束照射在n-掺杂的第一非晶硅层和p-掺杂的第二非晶硅层上，使n-掺杂的第一非晶硅层和p-掺杂的第二非晶硅层结晶，以形成多晶硅层；通过将多晶硅层图案化而形成多晶硅图案；在多晶硅图案上形成栅绝缘层；在栅绝缘层上形成栅电极；通过掺杂源区和漏区形成源区、漏区和沟道区；和在栅电极上形成显示元件。
29.方法可进一步包括在使n-掺杂的第一非晶硅层和p-掺杂的第二非晶硅层结晶之前，清洁非晶硅层。非晶硅层的清洁可包括：用氢氟酸清洁非晶硅层；和用去离子水冲洗非晶硅层。
30.n-型杂质的掺杂可用大于0且小于20kev的加速电压和1e14个原子/cm2或更大且1e16个原子/cm2或更小的剂量进行。
31.p-型杂质的掺杂可用大于0且小于20kev的加速电压和1e14个原子/cm2或更大且1e16个原子/cm2或更小的剂量进行。
32.在用氢氟酸清洁非晶硅层之后，在非晶硅层的表面上测量的与水的接触角可小于20度。
33.通过掺杂源区和漏区而形成源区、漏区和沟道区可使用栅电极作为掩模通过离子注入进行。
34.显示装置可进一步包括在栅电极上形成分别电连接至源区和漏区的源电极和漏电极。
35.显示元件的形成可包括：在栅电极上形成电连接至有源图案的第一电极；在第一电极上形成发射层；和在发射层上形成第二电极。
36.根据实施方式，通过减少在多晶硅层的表面上的突出物可获得优异的装置特性，并且可获得具有减少圆斑的多晶硅层和包括其的显示装置。
附图说明
37.图1阐释了根据实施方式的多晶硅层的制造方法。
38.图2、图3、图4、图5、图6、图7和图8阐释了根据实施方式的多晶硅层的制造方法。
39.图9、图10、图11和图12阐释了显示根据实施方式的薄膜晶体管基板的制造方法的截面图。
40.图13阐释了根据实施方式的显示装置的一个像素的等效电路图。
41.图14阐释了显示根据实施方式的显示装置的截面图。
42.图15阐释了显示实施例和比较例中非晶硅层的结晶之前测量与水的接触角的结果的图表。
43.图16a和图16b阐释了显示实施例和比较例中多晶硅层的表面的显微镜观察的照片。
44.图17阐释了显示实施例和比较例中缺陷的数量的图表。
具体实施方式
45.下文将参考其中显示了本发明构思的实施方式的所附附图更充分地描述本发明构思。如本领域技术人员将认识到，描述的实施方式可以以各种不同的方式修改，都不背离本发明构思的精神或范围。
46.为了清楚地描述本发明构思，省略了与描述不相关的部分，并且遍及说明书相同的附图标记指相同或类似的构成元件。
47.进一步，因为为了更好的理解和易于描述，随意给出了所附附图中显示的构成元件的尺寸和厚度，所以本发明构思不限于阐释的尺寸和厚度。在附图中，为了清楚起见，放大了层、膜、面板、区等的厚度。在附图中，为了更好的理解和易于描述，放大了一些层和区域的厚度。
48.应当理解，当元件比如层、膜、区或基板称为“在”另一元件“上”时，其可直接在其他元件上或也可存在居间元件。相比之下，当元件称为“直接在”另一元件“上”时，不存在居间元件。进一步，在说明书中，措辞“上”或“上面”意指位于物体部分上或下面，并且不一定意指基于重力方向位于物体部分的上侧上。
49.另外，除非明确地相反描述，否则措辞“包括(comprise)”和变型比如“包括(comprises)”或“包括(comprising)”将理解为暗示着包括叙述的元件但是不排除任何其他元件。
50.进一步，在说明书中，短语“在平面图中”意指当从上面观察物体部分时，并且短语“在截面图中”意指当从侧面观察通过垂直切割物体部分截取的截面时。
51.下文，将参考图1至图8描述根据实施方式的多晶硅层的制造方法。
52.图1阐释了根据实施方式的多晶硅层的制造方法。图2至图8阐释了根据实施方式的多晶硅层的制造方法。
53.参考图1和图2，缓冲层120和第一非晶硅层132a可依次形成在基板110上(s100)。
54.基板110可为绝缘基板，包括玻璃、石英或陶瓷等。根据实施方式，基板110可包括聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳族酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素中的至少一种。基板110可包括柔性材料，其可为弯曲的或折叠的，并且可为单层或多层。单层或多层隔离层(未阐释)可进一步包括在基板110上，并且隔离层可包括，例如，无机绝缘材料，比如氮化硅(sin
x
)、氧化硅(sio
x
)或氮氧化硅(sio
x
ny)。
55.缓冲层120可设置在基板110上。缓冲层120可为基板110的上部提供平坦的表面并且防止杂质渗透通过基板110。在附图中，缓冲层120阐释为单层，但是根据实施方式可为多层。缓冲层120可形成为包括有机绝缘材料或无机绝缘材料。例如，缓冲层120可包括无机绝缘材料，比如氧化硅(sio
x
)、氮化硅(sin
x
)和氮氧化硅(sio
x
ny)。
56.第一非晶硅层132a可设置在缓冲层120上。第一非晶硅层132a可通过方法，比如低压化学气相沉积(lpcvd)、大气压化学气相沉积(apcvd)、等离子体增强化学气相沉积(pecvd)、溅射或真空沉积等形成。在该情况下，第一非晶硅层132a可形成为具有至的厚度。
57.参考图1和图3，第一非晶硅层132a可掺杂n-型杂质d1，以形成n-掺杂的第一非晶硅层(s200)。
58.可应用掺杂n-型杂质d1的各种方法，但是离子注入方法可用作实施方式。当使用离子注入方法时，处于离子状态下的n-型杂质d1被加速而注入第一非晶硅层132a中。在本实施方式中，用于加速n-型杂质d1的加速电压可大于0kev且小于20kev。另外，在该情况下，n-型杂质d1的剂量可为1e14个原子/cm2或更大且1e16个原子/cm2或更小。
59.n-型杂质d1可包括磷(p)、砷(as)、锑(sb)或铋(bi)。选择性地，n-型杂质d1可为磷(p)。
60.参考图1和图4，第二非晶硅层132b可设置在n-掺杂的第一非晶硅层132a上(s300)。
61.第二非晶硅层132b设置在n-掺杂的第一非晶硅层132a上。与第一非晶硅层132a类似，第二非晶硅层132b可通过方法，比如低压化学气相沉积(lpcvd)、大气压化学气相沉积(apcvd)、等离子体增强化学气相沉积(pecvd)、溅射或真空沉积等形成。在该情况下，第二非晶硅层132b可形成为具有至的厚度。
62.因为通过使用与第一非晶硅层132a的材料相同的材料和与第一非晶硅层132a的方法相同的方法形成第二非晶硅层132b，所以，可不能清楚地看到第一非晶硅层132a和第二非晶硅层132b之间的边界。第一非晶硅层132a和第二非晶硅层132b可形成为更像单层，而它们之间不具有边界。
63.参考图1和图5，第二非晶硅层132b可掺杂p-型杂质d2，以形成p-掺杂的第二非晶硅层132b(s400)。
64.可应用掺杂p-型杂质d2的各种方法，但是离子注入方法可用作实施方式。当使用离子注入方法时，处于离子状态下的p-型杂质d2被加速而注入第二非晶硅层132b中。在本实施方式中，用于加速p-型杂质d2的加速电压可大于0kev且小于20kev。另外，在该情况下，p-型杂质d2的剂量可为1e14个原子/cm2或更大且1e16个原子/cm2或更小。当其小于1e14个原子/cm2时，非晶硅层132的表面可不足够亲水的，并且当其大于1e16个原子/cm2时，其不是优选的因为其可使通过使用其制造的晶体管的装置特性劣化。
65.p-型杂质d2可包括硼(b)、铝(al)、镓(ga)和铟(in)。选择性地，p-型杂质d2可为硼(b)。
66.可通过掺杂p-型杂质d2来完成非晶硅层132。p-掺杂的非晶硅层132可具有亲水性表面。特别地，非晶硅层132的表面通过p-掺杂的非晶硅层132即使在用稍后描述的氢氟酸210清洁之后，仍然保持亲水性，并且可防止在随后的清洗和冲洗工艺中出现圆斑。
67.另外，因为n-型杂质d1包含在第一非晶硅层132a中，即使当根据本实施方式制造的多晶硅层应用于晶体管装置时，装置的特性可不受影响。
68.特别地，在该情况下，因为p-掺杂的第二非晶硅层132b在n-掺杂的第一非晶硅层132a上分开形成，所以仅仅p-型杂质d2可接近非晶硅层132的表面存在。
69.当掺杂的n-型杂质d1接近非晶硅层132的表面设置时，非晶硅层132的表面可具有疏水性特性并且在清洗之后可在非晶硅层132的表面上形成水滴，其可造成圆斑。然而，如在本实施方式中，通过分开形成第二非晶硅层132b并且在形成n-掺杂的第一非晶硅层132a之后将p-型杂质掺杂至第二非晶硅层132b中，可防止n-型杂质接近非晶硅层132的表面存在。
70.参考图1和图6，可用氢氟酸210清洁非晶硅层132的表面(s500)。
71.由于非晶硅层132中暴露的硅和大气氛中氧之间的反应，天然氧化物膜可形成在非晶硅层132的表面上。当天然氧化物膜保留在非晶硅层132上时，因为在结晶步骤中会由天然氧化物膜在多晶硅层的表面上形成具有相对大的厚度的突出物，所以必须去除它们。
72.为了该目的，可通过使用氢氟酸210清洁非晶硅层132。氢氟酸210可为其中溶解氟化氢(hf)的水溶液。例如，氢氟酸210可含有约0.5％的氟化氢。可通过用氢氟酸210清洁非晶硅层132而去除形成在非晶硅层132上的天然氧化物膜。
73.在实施方式中，可用氢氟酸210清洁非晶硅层132约40秒至约70秒。当清洁非晶硅层132小于约40秒时，形成在非晶硅层132上的天然氧化物膜(nol)可未完全去除。另外，当清洁非晶硅层132超过约70秒时，非晶硅层132可被氢氟酸210损坏。
74.被氢氟酸210清洁而在其上没有天然氧化物膜的非晶硅层132的表面一般具有疏水性特性。具有内聚力的水滴相对容易形成在疏水性表面上，并且非晶硅层132的其上已经形成水滴的部分在稍后描述的冲洗工艺中可容易被o2或-oh基氧化，并且在结晶之后，圆斑可形成在多晶硅层其中存在水滴的区域上。当应用于显示装置时，这种圆形水印可造成像素缺陷。然而，在实施方式中，通过如在上面步骤s400中用p-型杂质d2掺杂非晶硅层132，p-型杂质d2接近非晶硅层132的表面存在，并且因此即使在用氢氟酸210清洁表面之后，表面保留其亲水性特性。当测量表面与水的接触角时，其可小于20度。换句话说，接触角越大，水
滴越容易形成在表面上，而在随后的工艺中形成圆斑。在本实施方式中，由于p-掺杂的第二非晶硅层132b，即使在用氢氟酸210清洁表面之后，表面变为亲水性的，以便与水的接触角可小于20度。所以，可能防止圆斑的生成。
75.参考图1和图7，非晶硅层132的表面可用去离子水220冲洗(s600)。
76.例如，基板110在固定的喷雾器230下方移动，并且去离子水220可通过喷雾器230供应至非晶硅层132。保留在非晶硅层132上的氢氟酸210可通过用去离子水220冲洗非晶硅层132而去除。
77.特别地，在实施方式中，即使当使用未添加氢的去离子水冲洗非晶硅层132时，可防止在结晶步骤之后由氧引起的圆形缺陷。即，因为p-型杂质d2接近非晶硅层132的表面存在，所以即使在用氢氟酸210清洁非晶硅层132的表面之后，保持了表面的亲水性特性，并且因此，因为水滴不形成在表面上，即使当去离子水中的氧残存存在时，氧化也不会产生圆斑形式的残存部分，从而防止圆形缺陷本身的生成。另外，更选择性地，可通过使用以，例如，约1.0ppm的氢浓度添加氢的去离子水220冲洗非晶硅层132。相应地，可能更可靠地防止形成圆形缺陷。
78.参考图1和图8，可通过将激光束240照射在非晶硅层132上形成多晶硅层134(s700)。激光器250可间歇地生成激光束240以照射非晶硅层132。例如，激光器250可为准分子激光器，其生成短波长、高功率和高效率的激光束240。准分子激光器可使用，例如，惰性气体、惰性气体卤化物、汞卤化物、惰性气体氧化物化合物和多原子准分子。例如，惰性气体可包括ar2、kr2或xe2等，惰性气体卤化物可包括arf、arcl、krf、krcl、xef或xecl等，汞卤化物可包括hgcl、hgbr或hgi等，惰性气体氧化物化合物可包括aro、kro或xeo等，并且多原子准分子可包括kr2f或xe2f等。
79.非晶硅层132可通过在移动基板110的同时，将来自激光器250的激光束240照射在非晶硅层132而结晶成多晶硅层134。激光器250可将具有约450mj/cm2至约500mj/cm2的能量密度的激光束240照射在非晶硅层132上。在实施方式中，激光束240的宽度wb可为约480μm，并且在第一方向dr1上激光束240的扫描间距可为约9μm至约30μm。例如，当扫描间距为约24μm时，约24个激光束240可照射在非晶硅层132的预定的区域上。如图8中阐释，非晶硅层132可在其中使用激光束240进行结晶工艺的区中转换成多晶硅层134。
80.结果，尽管已经描述了用于形成多晶硅层134的掺杂工艺、清洁工艺、冲洗工艺和结晶工艺，但是，除了上面的工艺之外还增加用于形成多晶硅层134的工艺或者省略一些工艺可为可能的。另外，多次进行上面的工艺可为可能的。例如，结晶工艺可进行两次或更多次。
81.下文，将参考图9至图12描述根据实施方式的薄膜晶体管基板和制造其的方法。
82.图9至图12阐释了显示根据实施方式的薄膜晶体管基板的制造方法的截面图。下文，在描述根据实施方式的制造薄膜晶体管基板的方法时，将省略与根据实施方式的制造多晶硅层的方法重叠的部分的详细描述。
83.参考图9，可通过蚀刻设置在基板110和缓冲层120上的多晶硅层134而形成多晶硅图案136。可通过根据上述实施方式的多晶硅层134的制造方法来制造多晶硅层134。因此，多晶硅层134包括n-型杂质d1和p-型杂质d2。在该情况下，可接近多晶硅层134的表面包括p-型杂质d2并且可接近多晶硅层134的邻近缓冲层120的底部包括n-型杂质d1。n-掺杂多晶
硅和p-掺杂多晶硅之间的边界可不清楚地存在。然而，p-型杂质d2的浓度随着距多晶硅层134的表面的距离增加而减少并且n-型杂质d1的浓度随着其接近多晶硅层134的表面而减少。在多晶硅层134中，p-型杂质d2的浓度为1e14个原子/cm2或更大且1e16个原子/cm2或更小，并且n-型杂质d1的浓度为1e14个原子/cm2或更大且1e16个原子/cm2或更小。
84.可通过光蚀刻来蚀刻多晶硅层134。例如，可使用曝光工艺和显影工艺在多晶硅层134上形成光致抗蚀剂图案，并且可通过使用光致抗蚀剂图案作为蚀刻掩模来蚀刻多晶硅层134。
85.参考图10，栅绝缘层140和栅电极ge可设置在多晶硅图案136上。栅绝缘层140可设置在缓冲层120上，以覆盖多晶硅图案136。栅绝缘层140可使栅电极ge与多晶硅图案136绝缘。例如，栅绝缘层140可使用氧化硅或氮化硅等形成。
86.栅电极ge可与多晶硅图案136重叠。栅电极ge可包括金(au)、银(ag)、铝(al)、铜(cu)、镍(ni)、铂(pt)、镁(mg)、铬(cr)、钨(w)、钼(mo)、钛(ti)或其合金，并且可具有单层或包括不同金属层的多层结构。例如，栅电极ge可包括钼/铝/钼的三层或铜/钛的双层等。
87.例如，与多晶硅图案136重叠的第一金属层和光致抗蚀剂图案可位于栅绝缘层140上。然后，可通过使用光致抗蚀剂图案蚀刻第一金属层而形成栅电极ge。
88.参考图11，离子可部分注入多晶硅图案136中，以掺杂源区sr和漏区dr。源区sr、漏区dr和沟道区可构成有源图案ap。
89.可通过使用栅电极ge作为掩模来进行这种离子注入工艺。即，在多晶硅图案136中，与栅电极ge重叠的区仍然未掺杂离子，以形成沟道区cr，并且剩余的区被掺杂，以形成源区sr和漏区dr。离子可为n-型杂质或p-型杂质。
90.在该离子注入工艺中，多晶硅图案136与栅电极ge重叠的一部分仍然未掺杂离子，以成为沟道区cr。然而，如上述，因为n-型杂质d1和p-型杂质d2已经包括在多晶硅图案136中，所以n-型杂质d1和p-型杂质d2也包括在沟道区cr中。即，沟道区cr中包括的p-型杂质d2的浓度随着其接近栅绝缘层140而增加，并且n-型杂质d1的浓度随着距栅绝缘层140的距离增加而增加。在沟道区cr中，p-型杂质d2的浓度为1e14个原子/cm2或更大且1e16个原子/cm2或更小，并且n-型杂质d1的浓度为1e14个原子/cm2或更大且1e16个原子/cm2或更小。在沟道区cr中，p-型杂质d2的浓度和n-型杂质d1的浓度可基本上相同。正因如此，即使当p-型杂质d2接近多晶硅层134的上表面存在以防止多晶硅层134的表面上圆斑的生成时，沟道区cr中存在基本上相同浓度的n-型杂质d1，并且因此晶体管的特性可不受杂质的影响。
91.同时，多晶硅图案136另外掺杂离子的一部分增加了传导性并且因此具有导体的性质，以及因此可变成源区sr和漏区dr。沟道区cr可在源区sr和漏区dr之间形成。
92.获得的有源图案ap的厚度可为或更大且或更小。
93.参考图12，夹层绝缘层150、源电极se和漏电极de可设置在栅电极ge上。
94.夹层绝缘层150可设置在栅绝缘层140上，以覆盖栅电极ge。夹层绝缘层150可使源电极se和漏电极de与栅电极ge绝缘。
95.夹层绝缘层150可包括无机绝缘层、有机绝缘层或其组合。例如，夹层绝缘层150可包括氧化硅、氮化硅、碳化硅或其组合，并且可包括绝缘金属氧化物，比如氧化铝、氧化钽、氧化铪、氧化锆或氧化钛。当夹层绝缘层150包括有机绝缘层时，其可包括聚酰亚胺、聚酰胺、丙烯酸树脂、酚醛树脂或苯并环丁烯(bcb)等。
96.其后，夹层绝缘层150和栅绝缘层140可被蚀刻，以形成分别暴露源区sr和漏区dr的通孔。
97.随后，分别电连接至有源图案ap的源区sr和漏区dr的源电极se和漏电极de可设置在夹层绝缘层150上。即，接触源区sr的源电极se和接触漏区dr的漏电极de可通过如下形成：形成源接触孔和漏接触孔，和在其中形成了源接触孔和漏接触孔的夹层绝缘层150上形成第二金属层并且将其图案化。例如，每个源电极se和漏电极de可包括金(au)、银(ag)、铝(al)、铜(cu)、镍(ni)、铂(pt)、镁(mg)、铬(cr)、钨(w)、钼(mo)、钛(ti)或其合金，并且可具有单层或包括不同金属层的多层结构。例如，源电极se和漏电极de可各自包括钼/铝/钼的三层或铜/钛的双层等。
98.根据实施方式，当在结晶工艺之前形成非晶硅层时，通过在含有n-型杂质的第一非晶硅层上形成含有p-型杂质的第二非晶硅层，可能防止可在随后使用氢氟酸的清洁工艺期间和使用去离子水的冲洗工艺期间生成的圆斑，而不影响装置特性。相应地，可形成具有改善的特性，比如阈值电压分布和迟滞的薄膜晶体管。
99.下文，将参考图13和图14详细地描述根据实施方式的显示装置和其制造方法。
100.图13阐释了根据实施方式的显示装置的一个像素的等效电路图，并且图14阐释了显示根据实施方式的显示装置的截面图。
101.参考图13，根据实施方式的每个显示装置包括信号线，例如，栅线gl、数据线dl和驱动电压线pl，以及与其连接的像素px。显示装置可包括以基本上矩阵配置来布置的多个像素。多个像素的每个可连接至各自gl、各自dl和各自pl。
102.信号线可包括用于传输栅信号(或扫描信号)的栅线gl，用于传输数据电压的数据线dl和用于传输驱动电压elvdd的驱动电压线pl。栅线gl可基本上在行的方向上延伸。数据线dl和多个像素可与栅线gl相交，以基本上在列的方向上延伸。每个像素px可包括驱动晶体管tr1、开关晶体管tr2、存储电容器cst和发光二极管led。
103.驱动晶体管tr1可包括控制端、输入端和输出端。控制端可连接至开关晶体管tr2。输入端可连接至驱动电压线pl。输出端可连接至发光二极管led。驱动晶体管tr1可将具有取决于在驱动晶体管tr1的控制端和输出端之间施加的电压而改变的幅值的输出电流id传输至发光二极管led。
104.开关晶体管tr2可包括控制端、输入端和输出端。控制端可连接至栅线gl。输入端可连接至数据线dl。输出端可连接至驱动晶体管tr1的控制端。开关晶体管tr2可响应施加至栅线gl的栅信号而将从数据线dl供应的数据电压传输至驱动晶体管tr1的控制端。
105.存储电容器cst可连接在驱动晶体管tr1的控制端和输入端之间。存储电容器cst可用驱动电压线pl和施加至驱动晶体管tr1的控制端的数据电压之间的电压差充电，并且即使在关闭开关晶体管tr2之后，可保持该电压差。
106.发光二极管led可包括连接至驱动晶体管tr1的输出端的阳极和连接至公共电压elvss的阴极。发光二极管led可取决于驱动晶体管tr1的输出电流id通过发射具有不同亮度的光来显示图像。
107.在实施方式中，每个像素px已经描述为包括两个薄膜晶体管tr1和tr2以及一个电容器cst，但是本发明构思不限于此。在另一实施方式中，每个像素px可包括三个或更多个薄膜晶体管或者两个或更多个电容器。
108.参考图14，根据实施方式的显示装置100可包括基板110，设置在基板110上的薄膜晶体管和设置在薄膜晶体管上的显示元件。在实施方式中，显示装置100可包括发光二极管led，例如，有机发光二极管，作为显示元件。然而，本发明构思不限于此，并且在另一实施方式中，显示装置100可包括各种其他显示元件。
109.图14中阐释的薄膜晶体管tr1和发光二极管led可分别对应于图13中阐释的驱动晶体管tr1和发光二极管led。同时，根据实施方式的显示装置100可包括图12中阐释的根据实施方式的薄膜晶体管tr。另外，在实施方式中，尽管已经描述了驱动晶体管tr1包括多晶硅，但是不必限于此，并且像素px中包括的其他晶体管可形成为具有包括其他材料，比如非晶硅或氧化物半导体的有源层。
110.在实施方式中，图13中阐释的驱动晶体管tr1包括含有多晶硅的有源层，但是开关晶体管tr2(图13中)可包括含有氧化物半导体的有源层。在该情况下，氧化物半导体可包括下述的至少一种：单一金属类氧化物，比如氧化铟、氧化锡或氧化锌；二元金属类氧化物，比如in-zn类氧化物、sn-zn类氧化物、al-zn类氧化物、zn-mg类氧化物、sn-mg类氧化物、in-mg类氧化物或in-ga类氧化物；三元金属类氧化物，比如in-ga-zn类氧化物、in-al-zn类氧化物、in-sn-zn类氧化物、sn-ga-zn类氧化物、al-ga-zn类氧化物、sn-al-zn类氧化物、in-hf-zn类氧化物、in-la-zn类氧化物、in-ce-zn类氧化物、in-pr-zn类氧化物、in-nd-zn类氧化物、in-sm-zn类氧化物、in-eu-zn类氧化物、in-gd-zn类氧化物、in-tb-zn类氧化物、in-dy-zn类氧化物、in-ho-zn类氧化物、in-er-zn类氧化物、in-tm-zn类氧化物、in-yb-zn类氧化物或in-lu-zn类氧化物；和四元金属类氧化物，比如in-sn-ga-zn类氧化物、in-hf-ga-zn类氧化物、in-al-ga-zn类氧化物、in-sn-al-zn类氧化物、in-sn-hf-zn类氧化物或in-hf-al-zn类氧化物。例如，氧化物半导体可为igzo(in-ga-zn-o)半导体，其中金属比如铟(in)和镓(ga)包含在zno中。然而，不必限于此，并且根据另一实施方式可作出各种修改。
111.当薄膜晶体管的有源层包括氧化物半导体时，其具有低的截止电流并且低频驱动是可能的。相应地，因为驱动晶体管tr1和开关晶体管tr2的任何一个配置为包括氧化物半导体层，所以可减少显示装置100的功率消耗。
112.发光二极管led可包括依次堆叠的第一电极e1、发射层180和第二电极e2。发光二极管led可通过基于从驱动晶体管tr1传输的驱动电流发射光而显示图像。
113.首先，平坦化层(或保护层)160可设置在源电极se和漏电极de上，以使其上形成发光二极管led的表面平坦化。平坦化层160可设置在夹层绝缘层150上，以覆盖源电极se和漏电极de。平坦化层160可使第一电极e1与源电极se和漏电极de绝缘。
114.平坦化层160可包括有机绝缘层、无机绝缘层或其组合。例如，平坦化层160可具有氮化硅或氧化硅的单层或多层结构。当平坦化层160包括有机绝缘层时，其可包括聚酰亚胺、丙烯酸树脂、酚醛树脂、苯并环丁烯(bcb)或聚酰胺等。
115.接下来，平坦化层160被图案化，以形成暴露漏电极de的接触孔。电连接至漏电极de的第一电极e1可形成在平坦化层160上。例如，第三金属层可设置在其中形成暴露漏电极de的接触孔的平坦化层160上，并且图案化以形成通过接触孔而接触漏电极de的第一电极e1。
116.第一电极e1可为显示装置100的像素电极。取决于显示装置100的光发射类型，第一电极e1可形成为透射电极或反射电极。当第一电极e1形成为透射电极时，第一电极e1可
包括氧化铟锡(ito)、氧化铟锌(izo)、氧化锌锡(zto)、氧化铟(in2o3)、氧化锌(zno)、氧化锡(sno2)等。当第一电极e1形成为反射电极时，第一电极e1可包括金(au)、银(ag)、铝(al)、铜(cu)、镍(ni)、铂(pt)、镁(mg)、铬(cr)、钨(w)、钼(mo)和钛(ti)等，并且可具有用于透射电极的材料的堆叠结构。
117.像素限定层170可设置在平坦化层160上。像素限定层170可具有暴露至少一部分第一电极e1的开孔。例如，像素限定层170可包括有机绝缘材料。
118.发射层180可设置在第一电极e1上。发射层180可设置在被像素限定层170的开孔暴露的第一电极e1的上表面上。例如，发射层180可通过比如丝网印刷、喷墨打印或气相沉积的方法形成。
119.发射层180可包括低分子有机化合物或高分子有机化合物。例如，发射层180可包括低分子有机化合物，比如酞菁铜，n,n
’‑
二苯基联苯胺或三-(8-羟基喹啉)铝等。另外，发射层180可包括高分子有机化合物，比如聚(3,4-亚乙基二氧噻吩)、聚苯胺、聚亚苯基乙撑或聚芴等。
120.在实施方式中，发射层180可发射红光、绿光或蓝光。在另一实施方式中，当发射层180发射白光时，发射层180可包括包含红色发射层、绿色发射层和蓝色发射层的多层结构，或者可包括包含红色发射材料、绿色发射材料和蓝色发射材料的单层结构。
121.在实施方式中，空穴注入层和/或空穴传输层可进一步设置在第一电极e1和发射层180之间，或电子传输层和/或电子注入层可进一步设置在发射层180上。
122.第二电极e2可设置在发射层180上。第二电极e2可为显示装置100的公共电极。取决于显示装置100的光发射类型，第二电极e2可形成为透射电极或反射电极。例如，当第二电极e2形成为透射电极时，第二电极e2可包括锂(li)、钙(ca)、氟化锂(lif)、铝(al)、镁(mg)或其组合。
123.如上述形成的显示装置100和晶体管tr可通过包括根据实施方式制造的多晶硅层而改善装置特性，稍后将参考图15、图16a、图16b和图17描述其详细描述。
124.图15阐释了显示实施例和比较例中非晶硅层的结晶之前测量与水的接触角的结果的图表，图16a和图16b阐释了显示实施例和比较例中多晶硅层的表面的显微镜观察的照片，并且图17阐释了显示实施例和比较例中缺陷的数量的图表。
125.图15中水平轴上指示的六个样品如下。
126.参考例：没有任何处理的非晶硅层。
127.比较例1：其中非晶硅层的表面用氢氟酸清洁60秒的样品。
128.实施例1：第一非晶硅层上掺杂1e14个原子/cm2的磷(p)和第二非晶硅层上掺杂1e14个原子/cm2的硼(b)，并且用氢氟酸清洁60秒的样品。
129.比较例2：第一非晶硅层上掺杂1e12个原子/cm2的磷(p)和第二非晶硅层上掺杂1e12个原子/cm2的硼(b)，并且用氢氟酸清洁60秒的样品。
130.实施例2：第一非晶硅层上掺杂1e14个原子/cm2的磷(p)和第二非晶硅层上掺杂1e14个原子/cm2的氟(f)，并且用氢氟酸清洁60秒的样品。
131.比较例3：第一非晶硅层上掺杂1e12个原子/cm2的磷(p)和第二非晶硅层上掺杂1e12个原子/cm2的氟(f)，并且用氢氟酸清洁60秒的样品。
132.图15阐释了每个样品的表面上测量与水的接触角的结果。如图15中阐释，在其中
仅仅用氢氟酸进行清洁的比较例1的情况下，可见因为表面具有疏水性特性而接触角大大增加。另一方面，确认在其中在表面上以1e14个原子/cm2或更大掺杂p-型杂质的实施例1和2的情况下，接触角明显降低。另外，确认即使当掺杂p-型杂质时，在其中掺杂浓度小于1e14个原子/cm2的比较例2和3中的接触角仍为高的。
133.接下来，测量包括从比较例1和实施例1获得的多晶硅层的显示装置的装置特性。测量值如下。
134.(表1)
[0135][0136]
如表1中显示，可见比较例1的阈值电压vth的中值为-3.46v并且实施例1的阈值电压vth的中值为-3.26v。进行另外掺杂的实施例1仍具有与比较例1的阈值电压类似的阈值电压。另外，其中进行另外掺杂的实施例1中和其中未进行掺杂的比较例1中的由驱动范围、迁移率和阈值电压的差(δvth)限定的迟滞具有基本上相同的值。
[0137]
接下来，在显微镜下观察从比较例1和实施例1获得的多晶硅层的表面的结果显示在图16和图17中。
[0138]
如图16中阐释，在比较例1的多晶硅层的表面上生成了圆斑，而如图17中阐释，在实施例1的多晶硅层的表面上未生成圆斑。
[0139]
确定具有相同的尺寸的样品的缺陷的总数和圆斑的数量并且显示在图17中。如图17中阐释，确认了，与比较例1相比，在实施例1的情况下，缺陷的总数和圆斑的数量明显减少。例如，在比较例1中观察到19个圆斑，而在实施例1中没有出现圆斑。在实施例1的情况下，通过保持使用这种氢氟酸的清洁工艺的优势，可能明显减少表面上的圆斑，同时保持了优异的装置特性。
[0140]
结果，可见，按照根据实施方式的多晶硅层，通过防止圆斑的生成，可能防止由于圆斑造成的像素缺陷，特别地不使装置特性劣化。
[0141]
尽管已经结合目前视为实践的实施方式描述了本公开，但是应当理解，本发明构思不限于公开的实施方式，而是，相反，旨在覆盖包括在所附权利要求的精神和范围内的各种修改和等效布置。

技术特征：
1.一种多晶硅层的制造方法，所述方法包括：在基板上形成第一非晶硅层；将n-型杂质掺杂至所述第一非晶硅层中；在n-掺杂的第一非晶硅层上形成第二非晶硅层；将p-型杂质掺杂至所述第二非晶硅层中；和通过将激光束照射在所述n-掺杂的第一非晶硅层和p-掺杂的第二非晶硅层上，使所述n-掺杂的第一非晶硅层和所述p-掺杂的第二非晶硅层结晶，以形成多晶硅层。2.根据权利要求1所述的制造方法，进一步包括在使所述n-掺杂的第一非晶硅层和所述p-掺杂的第二非晶硅层结晶之前，清洁所述非晶硅层，其中所述非晶硅层的所述清洁包括：用氢氟酸清洁所述非晶硅层；和用去离子水冲洗所述非晶硅层。3.根据权利要求2所述的制造方法，其中在所述用氢氟酸清洁所述非晶硅层之后，在所述非晶硅层的表面上测量的与水的接触角小于20度。4.根据权利要求1所述的制造方法，其中所述第一非晶硅层的厚度为或更大且或更小。5.根据权利要求1所述的制造方法，其中所述第二非晶硅层的厚度为或更大且或更小。6.根据权利要求1所述的制造方法，其中所述n-型杂质的所述掺杂用大于0且小于20kev的加速电压和1e14个原子/cm2或更大且1e16个原子/cm2或更小的剂量进行。7.根据权利要求1所述的制造方法，其中所述p-型杂质的所述掺杂用大于0且小于20kev的加速电压和1e14个原子/cm2或更大且1e16个原子/cm2或更小的剂量进行。8.一种显示装置，包括：基板；设置在所述基板上的薄膜晶体管；和设置在所述薄膜晶体管上的显示元件，其中所述薄膜晶体管包括：设置在所述基板上的有源图案，所述有源图案包括源区、漏区以及设置在所述源区和所述漏区之间的沟道区；设置在所述有源图案上的栅绝缘层；和在对应于所述沟道区的区中设置在所述栅绝缘层上的栅电极，并且其中所述沟道区包括n-型杂质和p-型杂质。9.根据权利要求8所述的显示装置，其中所述p-型杂质的浓度随着所述沟道区接近所述栅绝缘层而增加。10.根据权利要求8所述的显示装置，其中所述n-型杂质的浓度随着距所述栅绝缘层的距离的增加而增加。11.根据权利要求8所述的显示装置，其中所述有源图案的厚度为或更大且
或更小。12.根据权利要求8所述的显示装置，其中所述沟道区内所述p-型杂质的浓度和所述n-型杂质的浓度相同。

技术总结
实施方式提供了多晶硅层的制造方法和显示装置，该多晶硅层的制造方法包括：在基板上形成第一非晶硅层；将N-型杂质掺杂至第一非晶硅层中；在N-掺杂的第一非晶硅层上形成第二非晶硅层；将P-型杂质掺杂至第二非晶硅层中；和通过将激光束照射在N-掺杂的第一非晶硅层和P-掺杂的第二非晶硅层上，使N-掺杂的第一非晶硅层和P-掺杂的第二非晶硅层结晶，以形成多晶硅层。硅层。硅层。


技术研发人员：徐宗吾 白种埈
受保护的技术使用者：三星显示有限公司
技术研发日：2021.09.08
技术公布日：2022/3/8