一种阵列基板、显示面板的制作方法

1.本技术涉及显示技术领域，尤其涉及一种阵列基板、显示面板。


背景技术：

2.ltps(低温多晶硅)技术具有高迁移率，容易实现窄边框；而氧化物技术具有低漏电(即ioff小)的特点，能够解决漏电问题、实现低功耗；因此将两者结合在一起的ltpo技术，成为行业研究的重点。但目前由于ltpo膜层复杂，且涉及到两种不同的工艺路线，常规的ltpo 基板都达到了15道以上的掩膜(mask)工艺，这对于产品成本和良率都带来了非常大的挑战。


技术实现要素：

3.本技术的实施例提供一种阵列基板及其制备方法、显示面板，该阵列基板具有开口率高，制作工艺简单，生产成本低的特点。
4.为达到上述目的，本技术的实施例采用如下技术方案：
5.一方面，提供了一种阵列基板，包括：显示区以及与所述显示区相连的非显示区；所述显示区包括阵列排布的多个子像素；
6.其中，所述非显示区包括至少一个多晶硅晶体管；所述子像素包括氧化物晶体管和像素电极；
7.所述氧化物晶体管的栅极与所述多晶硅晶体管的第一极和第二极同层设置；所述氧化物晶体管的有源层与所述像素电极同层设置且相接触；所述氧化物晶体管的有源层包括氧化物半导体材料，所述像素电极包括氧化物导体材料。
8.可选的，所述阵列基板还包括衬底，所述多晶硅晶体管和所述子像素设置在所述衬底的同一侧；
9.所述多晶硅晶体管为顶栅型多晶硅晶体管，所述氧化物晶体管的栅极设置在所述氧化物晶体管的有源层远离所述衬底的一侧，且所述氧化物晶体管的栅极在所述衬底上的正投影与所述氧化物晶体管的有源层在所述衬底上的正投影至少部分交叠。
10.可选的，所述氧化物晶体管的栅极在所述衬底上的正投影位于所述氧化物晶体管的有源层在所述衬底上的正投影以内。
11.可选的，所述阵列基板还包括栅绝缘层，所述栅绝缘层设置在所述氧化物晶体管的有源层和所述氧化物晶体管的栅极之间，且所述栅绝缘层为富氧氧化物层。
12.可选的，所述氧化物晶体管还包括连接电极，所述连接电极设置在所述氧化物晶体管的栅极远离所述衬底的一侧、且与所述氧化物晶体管的有源层电连接。
13.可选的，所述子像素还包括遮光部，所述遮光部设置在所述氧化物晶体管的有源层靠近所述衬底的一侧、且所述氧化物晶体管的有源层在所述衬底上的正投影位于所述遮光部在所述衬底上的正投影以内，所述像素电极在所述衬底上的正投影与述遮光部在所述衬底上的正投影部分交叠。
14.可选的，所述多晶硅晶体管的栅极与所述遮光部同层设置。
15.可选的，所述子像素还包括开口区以及与所述开口区相连的非开口区；
16.所述氧化物晶体管设置在所述非开口区，所述像素电极包括第一子电极和第二子电极，所述第一子电极的两侧分别与所述第二子电极和所述氧化物晶体管的有源层相接触，所述第一子电极设置在所述非开口区，所述第二子电极设置在所述开口区。
17.可选的，所述子像素的所述开口区还包括第一钝化部和公共电极；
18.所述第一钝化部覆盖所述第二子电极，所述公共电极设置在所述第一钝化部远离所述第二子电极一侧。
19.可选的，所述像素电极为面状电极，所述公共电极包括至少一个条形子电极。
20.可选的，所述阵列基板还包括第二钝化部，所述第二钝化部覆盖所述多晶硅晶体管和所述氧化物晶体管。
21.可选的，所述阵列基板还包括衬底和平坦部，所述平坦部位于设置在所述第二钝化部靠近所述衬底的一侧，且所述平坦部在所述衬底上的正投影与所述第一钝化部在所述衬底上的正投影不交叠。
22.可选的，所述显示区还包括衬底、以及设置在所述衬底上的多条栅线和多条数据线；
23.所述栅线沿垂直于所述衬底的方向与所述氧化物晶体管的有源层交叠的部分为所述氧化物晶体管的栅极；所述栅线与所述多晶硅晶体管的第一极和第二极同层设置；
24.所述数据线沿垂直于所述衬底的方向与所述氧化物晶体管的有源层交叠的部分为所述氧化物晶体管的连接电极。
25.另一方面，提供了一种显示面板，包括上述的阵列基板。
26.本技术中，氧化物晶体管的有源层与像素电极同层设置且相接触，那么可以避免设置漏极，一方面可以减少mask工艺，降低了制作工艺的复杂度。另一方面，相关技术中漏极多采用不透光金属制作，从而降低了透过率和开口率；而本技术中，无需额外设置漏极，同时，像素电极包括氧化物导体材料，而氧化物导体材料的透过率较高，从而大幅提升了透过率和开口率。另外，本技术中氧化物晶体管的栅极与多晶硅晶体管的第一极和第二极同层设置，可以进一步减少mask工艺，简化工艺复杂度。本技术提供的阵列基板具有开口率高，制作工艺简单，生产成本低的特点。
27.上述说明仅是本技术技术方案的概述，为了能够更清楚了解本技术的技术手段，而可依照说明书的内容予以实施，并且为了让本技术的上述和其它目的、特征和优点能够更明显易懂，以下特举本技术的具体实施方式。
附图说明
28.为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
29.图1为本技术实施例提供的一种阵列基板的结构示意图；
30.图2为本技术实施例提供的另一种阵列基板的结构示意图；
31.图3为本技术实施例提供的又一种阵列基板的结构示意图；
32.图4-13为本技术实施例提供的一种制备如图13结构的流程结构图；
33.图14为本技术实施例提供的再一种阵列基板的结构示意图。
具体实施方式
34.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
35.在本技术的实施例中，采用“第一”、“第二”、“第三”等字样对功能和作用基本相同的相同项或相似项进行区分，仅为了清楚描述本技术实施例的技术方案，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
36.在本技术的实施例中，“多个”的含义是两个或两个以上，“至少一个”的含义是一个或一个以上，除非另有明确具体的限定。
37.在本技术的实施例中，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。
38.本技术实施例提供了一种阵列基板，参考图1所示，该阵列基板包括：显示区(图1所示的aa区)以及与显示区相连的非显示区(图1所示的 oa区)；显示区包括阵列排布的多个子像素1。
39.其中，参考图2所示，非显示区包括至少一个多晶硅晶体管2；子像素包括氧化物晶体管3和像素电极22。
40.参考图2所示，氧化物晶体管3的栅极27与多晶硅晶体管2的第一极 25和第二极26同层设置；氧化物晶体管3的有源层21与像素电极22同层设置且相接触；氧化物晶体管3的有源层21包括氧化物半导体材料，像素电极22包括氧化物导体材料。
41.上述显示区是指用于实现显示的区域，非显示区一般用于设置驱动电路，例如：goa(gate driver on array，阵列基板行驱动)驱动电路等。非显示区和显示区的具体位置关系不做限定，示例的，非显示区可以如图1所示，设置在显示区的一侧、且与显示区的一侧相连；或者，非显示区还可以围绕显示区设置、与显示区的周侧均相连；当然，还可以是其它设置方式，这里不再一一列举，具体可以根据实际要求确定。
42.上述多晶硅晶体管可以应用在goa驱动电路，或者其它驱动电路，这里不做限定。另外，多晶硅晶体管的类型不做限定，其可以是顶栅型多晶硅晶体管，或者，还可以是底栅型多晶硅晶体管。图2中以顶栅型多晶硅晶体管为例进行绘示。该多晶硅晶体管可以包括栅极、源极和漏极，将源极和漏极中的一个称为第一极、另一个称为第二极。根据电极的位置关系可以将晶体管分为两类。一类是栅极位于源极和漏极的下面，这类称之为底栅型薄膜晶体管；一类是栅极位于源极和漏极的上面，这类称之为顶栅型薄膜晶体管。
43.该氧化物晶体管的有源层的材料可以是igzo(indium gallium zincoxide，铟镓锌氧化物)或者itzo(indium tin zinc oxide，铟锡锌氧化物) 等金属氧化物。
44.上述同层设置是指采用一次构图工艺制作。一次构图工艺是指经过一次曝光形成
所需要的层结构工艺。一次构图工艺包括掩膜、曝光、显影、刻蚀和剥离等工艺。
45.上述氧化物晶体管的有源层包括氧化物半导体材料，像素电极包括氧化物导体材料，其中，氧化物导体材料可以通过对氧化物半导体材料进行导体化处理后形成，示例的，可以采用等离子工艺对氧化物半导体材料进行处理。
46.相关技术中，氧化物晶体管包括栅极、源极和漏极，其中漏极与像素电极电连接，源极与数据线电连接；在氧化物晶体管的控制下，实现将数据线的数据信号传输至像素电极。
47.本技术中，氧化物晶体管的有源层与像素电极同层设置且相接触，那么可以避免设置漏极，一方面可以减少mask工艺，降低了制作工艺的复杂度。另一方面，相关技术中漏极多采用不透光金属制作，从而降低了透过率和开口率；而本技术中，无需额外设置漏极，同时，像素电极包括氧化物导体材料，而氧化物导体材料的透过率较高，从而大幅提升了透过率和开口率。另外，本技术中氧化物晶体管的栅极与多晶硅晶体管的第一极和第二极同层设置，可以进一步减少mask工艺，简化工艺复杂度。本技术提供的阵列基板具有开口率高，制作工艺简单，生产成本低的特点。
48.可选的，阵列基板还包括衬底，多晶硅晶体管和子像素设置在衬底的同一侧。
49.为了进一步简化结构，参考图2所示，多晶硅晶体管2为顶栅型多晶硅晶体管，氧化物晶体管3的栅极27设置在氧化物晶体管3的有源层21远离衬底11的一侧，且参考图13所示，氧化物晶体管3的栅极27在衬底11 上的正投影e1与氧化物晶体管3的有源层21在衬底11上的正投影e2至少部分交叠。
50.上述氧化物晶体管的栅极在衬底上的正投影与氧化物晶体管的有源层在衬底上的正投影至少部分交叠包括：氧化物晶体管的栅极在衬底上的正投影与氧化物晶体管的有源层在衬底上的正投影部分交叠，此时，氧化物晶体管的栅极沿垂直于衬底方向与氧化物晶体管的有源层部分交叠；或者，氧化物晶体管的栅极在衬底上的正投影位于氧化物晶体管的有源层在衬底上的正投影以内，此时，氧化物晶体管的栅极沿垂直于衬底方向与氧化物晶体管的有源层完全交叠。图13以后者为例进行绘示。
51.可选的，为了增加沟道长度，以提高氧化物晶体管的性能，参考图13 所示，氧化物晶体管3的栅极27在衬底11上的正投影e1位于氧化物晶体管3的有源层21在衬底11上的正投影e2以内。
52.可选的，为了保护有源层，参考图2所示，阵列基板还包括栅绝缘层20，栅绝缘层20设置在氧化物晶体管3的有源层21和氧化物晶体管3的栅极 27之间，且栅绝缘层为富氧氧化物层。
53.上述栅绝缘层的材料和厚度均不作限定，示例的，可以采用二氧化硅制作，厚度范围为
54.上述像素电极可以通过对氧化物半导体材料进行导体化处理后形成，在上述阵列基板的制作工艺中，可以在像素电极所在位置先形成氧化物半导体材料，接着在形成栅绝缘层的同时，采用还原性气体(例如：氢气)完成等离子处理，以使得氧化物半导体材料导体化，从而形成像素电极。为了避免氧化物晶体管的有源层导体化，可以采用富氧氧化物层以中和多余的h(氢)。
55.可选的，参考图2所示，氧化物晶体管3还包括连接电极30，连接电极30设置在氧化
物晶体管3的栅极27远离衬底11的一侧、且与氧化物晶体管3的有源层21电连接。
56.相关技术中，氧化物晶体管一般包括栅极、源极、漏极三个电极；而本技术中，氧化物晶体管包括栅极和连接电极两个电极，结构更加简单，从而降低工艺复杂度。
57.该阵列基板应用在液晶显示面板时，背光模组发出的光线会照射到氧化物晶体管的有源层上，而氧化物晶体管的有源层容易受光照影响从而降低晶体管的特性，为了防止光线影响有源层，可选的，参考图2所示，子像素还包括遮光部16，遮光部16设置在氧化物晶体管3的有源层21靠近衬底11 的一侧、且参考图13所示，氧化物晶体管3的有源层21在衬底11上的正投影e2位于遮光部16在衬底11上的正投影e3以内，像素电极22在衬底 11上的正投影e4与遮光部16在衬底11上的正投影e3部分交叠。
58.上述遮光部的材料可以选择不透光的金属，例如：铜、铝、银等。
59.该遮光部能够阻挡射向有源层的光线，从而避免有源层受到光线影响，进而提高了晶体管特性。
60.进一步可选的，为了进一步简化工艺，减少mask工艺次数，多晶硅晶体管的栅极与遮光部同层设置，即可以通过一次构图工艺形成多晶硅晶体管的栅极与遮光部。
61.在一个或者多个实施例中，参考图2所示，子像素还包括开口区(oc 区)以及与开口区相连的非开口区(ob区)。
62.参考图2所示，氧化物晶体管3设置在非开口区(ob区)，像素电极 22包括第一子电极221和第二子电极222，第一子电极221的两侧分别与第二子电极222和氧化物晶体管3的有源层21相接触，第一子电极221设置在非开口区(ob区)，第二子电极222设置在开口区(oc区)。
63.上述像素电极可以通过对氧化物半导体材料进行等离子处理后形成，在等离子处理过程中，由于离子扩散作用，使得栅绝缘层下方的部分氧化物半导体材料也发生导体化，从而形成第一子电极；相较于仅在开口区设置像素电极的基板，本技术中，像素电极的设置面积更大，从而可以与公共电极形成更大的交叠面积，进而提高电容和液晶分子的驱动效果。另外，由于氧化物晶体管包括栅极和连接电极两个电极，无需设置第三个电极，因此，在原有子像素所占面积不变的情况下，可以减少非开口区的面积，增加开口区的面积，从而提高开口率。
64.可选的，参考图2所示，子像素的开口区(oc区)还包括第一钝化部 321和公共电极；第一钝化部321覆盖第二子电极222，公共电极设置在第一钝化部321远离第二子电极222一侧。
65.上述公共电极可以包括至少一个条形子电极，图2以公共电极包括2个条形子电极33为例进行绘示。
66.本技术可以通过控制第一钝化部的厚度来控制像素电容，上述第一钝化部的厚度不做限定，示例的，该第一钝化部的厚度范围可以是
67.这里对于第一钝化部的层数也不做限定，示例的，第一钝化部可以仅包括一层结构，例如：二氧化硅层或者氮化硅层；或者还可以包括多层叠层结构，例如：二氧化硅层和氮化硅层两层叠层结构。图2以第一钝化部包括一层结构为例进行绘示。
68.将上述阵列基板应用在液晶显示面板中，公共电极和像素电极之间可以形成电场，以驱动液晶分子的偏转。
69.可选的，为了提高像素电极和公共电极之间的电场强度，像素电极为面状电极，公共电极包括至少一个条形子电极。
70.这里对于条形子电极的数量不做限定，具体可以根据实际要求选择。
71.可选的，为了更好地保护多晶硅晶体管和氧化物晶体管，参考图2所示，阵列基板还包括第二钝化部322，第二钝化部322覆盖多晶硅晶体管2 和氧化物晶体管3。
72.为了简化工艺，上述第二钝化部和第一钝化部的材料可以相同，且可以通过一次沉积形成。
73.可选的，为了获得平坦化的表面，以利于后续工艺，参考图2所示，阵列基板还包括衬底11和平坦部31，平坦部31位于设置在第二钝化部322 靠近衬底11的一侧，且平坦部31在衬底11上的正投影与第一钝化部321 在衬底11上的正投影不交叠。
74.上述平坦部在衬底上的正投影与第一钝化部在衬底上的正投影不交叠，即说明在开口区不设置平坦部，相较于在开口区设置平坦部的基板，透过率可以提高约12％。
75.需要说明的是，形成上述平坦部需要一道mask，为了进一步简化工艺，参考图14所示，在第二钝化部322靠近衬底11的一侧不再设置平坦部31。
76.在一个或者多个实施例中，参考图3所示，显示区还包括衬底(图3未示出)、以及设置在衬底上的多条栅线4和多条数据线5。
77.参考图3所示，栅线4沿垂直于衬底的方向与氧化物晶体管的有源层 21交叠的部分为氧化物晶体管的栅极27；栅线与多晶硅晶体管的第一极和第二极同层设置。
78.参考图3所示，数据线5沿垂直于衬底的方向与氧化物晶体管的有源层21交叠的部分为氧化物晶体管的连接电极30。
79.上述栅线沿垂直于衬底的方向与氧化物晶体管的有源层交叠的部分作为氧化物晶体管的栅极，可以不用再单独设置栅极，进一步简化了工艺，同时节省空间，有利于开口率的提高；同时，栅线与多晶硅晶体管的第一极和第二极同层设置，可以减少mask工艺次数，进一步降低工艺难度。
80.上述数据线沿垂直于衬底的方向与氧化物晶体管的有源层交叠的部分作为氧化物晶体管的连接电极，可以不用再单独设置连接电极，进一步简化了工艺，同时节省空间，有利于开口率的提高。
81.需要说明的是，参考图2所示，上述阵列基板还可以包括缓冲层12、第一绝缘层14、第一层间介质层17、第二层间介质层28等结构，这里仅介绍与发明点相关的内容，其余结构可以参考相关技术获取，这里不再详细说明。
82.本技术实施例还提供了一种显示面板，包括上述的阵列基板。该显示面板可以是tn(twisted nematic，扭曲向列)型、va(vertical alignment，垂直取向)型、ips(in-plane switching，平面转换)型或ads(advanced superdimension switch，高级超维场转换)型等液晶显示面板、以及包括这些显示面板的电视、数码相机、手机、平板电脑等任何具有显示功能的产品或者部件。
83.另外，显示面板还可以包括彩膜基板、液晶等该阵列基板其他结构，这里仅介绍与发明点相关的内容，其余结构可以参考相关技术获取，这里不再详细说明。
84.本技术实施例又提供了一种的阵列基板的制备方法，包括：
85.s01、形成至少一个多晶硅晶体管和阵列排布的多个子像素；其中，多晶硅晶体管
设置在阵列基板的非显示区，子像素设置在阵列基板的显示区、且包括氧化物晶体管和像素电极。
86.上述s01中，形成多晶硅晶体管和子像素包括：
87.s011、采用一次构图工艺形成氧化物晶体管的有源层与像素电极；其中，氧化物晶体管的有源层与像素电极相接触；氧化物晶体管的有源层包括氧化物半导体材料，像素电极包括氧化物导体材料。
88.s012、采用一次构图工艺形成氧化物晶体管的栅极与多晶硅晶体管的第一极和第二极。
89.上述制备方法简单易实现，通过上述方法形成的阵列基板中，氧化物晶体管的有源层与像素电极同层设置且相接触，那么可以避免设置漏极，一方面可以减少mask工艺，降低了制作工艺的复杂度。另一方面，相关技术中漏极多采用不透光金属制作，从而降低了透过率和开口率；而本技术中，无需额外设置漏极，同时，像素电极包括氧化物导体材料，而氧化物导体材料的透过率较高，从而大幅提升了透过率和开口率。另外，本技术中氧化物晶体管的栅极与多晶硅晶体管的第一极和第二极同层设置，可以进一步减少 mask工艺，简化工艺复杂度。本技术提供的阵列基板具有开口率高，制作工艺简单，生产成本低的特点。
90.进一步可选的，s011、采用一次构图工艺形成氧化物晶体管的有源层与像素电极包括：
91.s0111、采用一次构图工艺形成氧化物半导体层。
92.s0112、对氧化物半导体层中待导体化的部分进行导体化处理，形成氧化物晶体管的有源层与像素电极。
93.这里对于导体化处理的具体工艺不做限定，示例的，采用还原性气体(例如：氢气)完成等离子处理，以使得氧化物半导体中待导体化的部分导体化。
94.通过执行s0111和s0112，可以形成氧化物晶体管的有源层与像素电极，该方法简单易实现，可操作性强。
95.下面以图13所示的阵列基板为例，说明其具体的制备方法。该方法包括：
96.s101、参考图4所示，在衬底11上依次形成缓冲层12、多晶硅晶体管的有源层13。
97.上述衬底可以是刚性衬底，例如：玻璃衬底。上述多晶硅晶体管的有源层材料可以是低温多晶硅材料。上述缓冲层的材料可以是氧化硅或者氮化硅等。
98.形成上述有源层的具体方法不做限定，示例的，可以先形成非晶硅层(a
‑ꢀ
si)，然后采用准分子激光退火工艺(excimer laser annealing，ela)使得非晶硅层转换为多晶硅层，接着图案化后形成图4所示的有源层13。
99.s101中，形成多晶硅晶体管的有源层需要一道mask。
100.s102、参考图5所示，在多晶硅晶体管的有源层13上形成第一绝缘层 14、多晶硅晶体管的栅极15和遮光部16。
101.s102中，采用一次构图工艺形成多晶硅晶体管的栅极15和遮光部16，需要一道mask。
102.s103、参考图6所示，形成第一层间介质层17，其中，该第一层间介质层覆盖多晶硅晶体管的栅极15和遮光部16。
103.上述第一层间介质层可以包括单层结构；或者，还可以包括多层叠层结构；示例
的，第一层间介质层包括第一氧化硅层、氮化硅层和第二氧化硅层三层叠层结构，其中，第一氧化硅层相较第二氧化硅层靠近衬底；第一氧化硅层的厚度范围为氮化硅层的厚度范围为第二氧化硅层的厚度范围为图6以第一层间介质层包括单层结构为例进行绘示。
104.s104、参考图7所示，在第一层间介质层17上形成氧化物半导体层18。
105.该氧化物半导体层18的材料可以是igzo，厚度范围可以是该氧化物半导体层可以包括单层结构；或者，还可以包括多层叠层结构；示例的，氧化物半导体层包括第一氧化物半导体子层和第二氧化物半导体子层，其中，第一氧化物半导体子层相较第二氧化物半导体子层靠近衬底，第一氧化物半导体子层为致密层。图7以氧化物半导体层包括单层结构为例进行绘示。
106.s104形成氧化物半导体层需要一道mask。
107.s105、参考图8所示，沉积一层栅绝缘薄膜19；其中，该栅绝缘薄膜的材料为二氧化硅，厚度范围为
108.s106、对图8所示的栅绝缘薄膜19进行刻蚀工艺，以形成图9所示的栅绝缘层20、以及像素电极22；其中，像素电极22包括第一子电极221和第二子电极222。
109.在上述刻蚀工艺中，能够使得氧化物半导体层18的部分导体化，由于粒子扩散作用，使得栅绝缘层20下方的部分氧化物半导体层也导体化，从而形成了第一子电极221；同时经过刻蚀工艺后，还形成了如图9所示的第一过孔23和第二过孔24。
110.s106形成栅绝缘层需要一道mask，形成第一过孔和第二过孔需要一道 mask，共计2道mask。
111.s107、参考图10所示，形成氧化物晶体管3的栅极27与多晶硅晶体管2的第一极25和第二极26。
112.s107通过一次构图工艺形成氧化物晶体管的栅极与多晶硅晶体管的第一极和第二极，需要一道mask。
113.s108、形成如图11所示的第二层间介质层28。
114.该第二层间介质层可以包括单层结构；或者，还可以包括多层叠层结构；示例的，第二层间介质层包括氧化硅层和氮化硅层两层叠层结构；图11以第二层间介质层包括单层结构为例进行绘示。第二层间介质层的厚度范围为
115.在s108中，在形成第二层间介质层28的同时，还形成了第三过孔29。 s108形成第二层间介质层需要一道mask。
116.s109、形成如图12所示的氧化物晶体管的连接电极30；该步骤需要一道mask。
117.s110、形成如图13所示的平坦部31、第一钝化部321、第二钝化部322 和公共电极，其中，公共电极包括2个条形子电极33。
118.本技术可以通过控制第一钝化部的厚度来控制像素电容，上述第一钝化部的厚度不做限定，示例的，该第一钝化部的厚度范围可以是
119.第一钝化部可以仅包括一层结构，例如：二氧化硅层或者氮化硅层；或者还可以包括多层叠层结构，例如：二氧化硅层和氮化硅层两层叠层结构。图2以第一钝化部包括一层
结构为例进行绘示。
120.在s110中，形成平坦部需要一道mask，形成公共电极需要一道mask，共计两道mask。
121.上述制备方法中，s101采用1道mask，s102采用1道mask，s104采用1道mask，s106采用2道mask，s107采用1道mask，s108采用1道 mask，s109采用1道mask，s110采用2道mask，总共10道mask。相比相关技术中采用15道以上mask形成阵列基板，该制备方法的工艺复杂度和生产成本大幅降低，同时形成的阵列基板的开口率和透过率均有所提升。
122.需要说明的是，本技术实施例中涉及的阵列基板的相关结构说明，可以参考前述实施例，这里不再赘述。
123.本文中所称的“一个实施例”、“实施例”或者“一个或者多个实施例”意味着，结合实施例描述的特定特征、结构或者特性包括在本技术的至少一个实施例中。此外，请注意，这里“在一个实施例中”的词语例子不一定全指同一个实施例。
124.在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本技术的实施例可以在没有这些具体细节的情况下被实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。
125.最后应说明的是：以上实施例仅用以说明本技术的技术方案，而非对其限制；尽管参照前述实施例对本技术进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本技术各实施例技术方案的精神和范围。