一种DC-DC同步降压转换器的制作方法

一种dc-dc同步降压转换器
技术领域
1.本实用新型涉及转换电路技术领域，特别是涉及一种dc-dc同步降压转换器。


背景技术：

2.随着时代的发展和人们生活水平的提高，人们对现有代步用棚车三轮车的舒适性、安全性、便捷性提出了更高的要求，对其期望值不断向轿车靠拢，这样，势必会增加车用电子产品，例如led大灯、倒车影像、车载收音机等来满足当下人们的要求。这些电子产品在使用时会运用dc/dc降压转换器。
3.dc/dc降压转换器是dc/dc转换器的其中一种类型。dc/dc转换器是一种将输入电压转变后有效输出固定电压的电压转换器。dc/dc转换器分为三类：升压型dc/dc转换器、降压型dc/dc转换器以及升降压型dc/dc转换器。根据需求可采用三类控制。pwm控制型效率高并具有良好的输出电压纹波和噪声。pfm控制型即使长时间使用，尤其小负载时具有耗电小的优点。pwm/pfm转换型小负载时实行pfm控制，且在重负载时自动转换到pwm控制。
4.目前，传统的dc/dc降压转换器的转换率约为80％，其输出功率为120w，转换率较低。


技术实现要素：

5.针对上述现有技术的不足，本实用新型提供了一种dc-dc同步降压转换器，具有更高的转换率和输出功率，以实现节能的目的。
6.为了解决上述技术问题，本实用新型采用了如下的技术方案：
7.一种dc-dc同步降压转换器，包括直流电源、pwm控制芯片、第一mos管、第二mos管、电感和负载电路，所述pwm控制芯片用于输出不同占空比的pwm 波形，以调节负载电路的电流大小，所述直流电源的正极与所述pwm控制芯片的电压输入引脚连接，所述直流电源的负极接参考地，所述第一mos管和第二mos管的栅极分别与所述pwm控制芯片连接，同时，所述第一mos管的漏极与所述pwm控制芯片连接，所述第二mos管的源极接参考地，所述第一mos管的源极以及所述第二mos管的漏极与所述电感的其中一端连接，所述电感的另一端与所述负载电路连接。
8.作为优化，所述负载电路包括负载接口端子排、开关控制电路以及继电器，所述继电器的线圈设置在开关控制电路中，所述继电器的静触点与所述电感以及负载接口端子排的其中一个端口连接，所述继电器的其中一个动触点与所述负载接口端子排的另一个端口连接，所述继电器的另一个动触点断路，所述负载接口端子排的另一个端口接输出地，同时通过串联第三电阻接参考地。
9.作为优化，所述开关控制电路包括光耦传感器和第二三极管，所述光耦传感器包括发射极引脚、集电极引脚、阳极引脚及阴极引脚，所述发射极引脚和阴极引脚接参考地，所述阳极引脚与第十九电阻串联，所述第十九电阻的另一端与key端连接，所述key端还与负载接口端子排的其中一个端口连接，所述集电极引脚与第二三极管的基极之间串联有第
二十电阻，所述第二三极管的发射极与第二三极管的基极之间设有第十六电阻，所述第二三极管的发射极与电感连接，所述继电器的线圈与第五二极管并联，且所述继电器的线圈与第五二极管的并联链路与所述第二三极管的集电极连接，其中，所述第五二极管的负极与所述第二三极管的集电极连接，所述第五二极管的正极接参考地。
10.作为优化，所述电感与所述第二三极管之间与第一滤波电路的一端连接，所述第一滤波电路的另一端接参考地，其中，所述第一滤波电路包括相互并联的第十电容、第十一电容和第十二电容以及第二稳压二极管，所述第二稳压二极管的正极接参考地，所述电感与所述第二三极管的发射极之间还连接有第三二极管的正极，所述第三二极管的负极通过第八电阻与pwm控制芯片的vcc引脚连接。
11.作为优化，所述pwm控制芯片的ref引脚串联有第一电容，所述第一电容的另一端接参考地；
12.所述pwm控制芯片的en引脚串联有第四电阻，所述第四电阻的另一端与所述pwm控制芯片的vcc引脚连接；
13.所述pwm控制芯片的sd、vss引脚接参考地；
14.所述pwm控制芯片的ss引脚串联有第六电容，所述第六电容的另一端接参考地；
15.所述pwm控制芯片的cp引脚串联有第七电容，所述第七电容的另一端接参考地；
16.所述pwm控制芯片的ho引脚通过依次串联的第二电阻和第一二极管与第一 mos管的栅极连接，且所述第一二极管的正极与第一mos管的栅极连接，所述第一mos管的栅极与所述pwm控制芯片的ho引脚之间设有第五电阻；
17.所述pwm控制芯片的vb引脚与第二二极管的负极连接，所述第二二极管的正极与pwm控制芯片的vcc引脚连接；
18.所述pwm控制芯片的vs引脚与第五电容连接，所述第五电容的另一端与第二二极管的负极连接；
19.所述pwm控制芯片的sdhin引脚与第七电阻连接，所述第七电阻的另一端与第一二极管的正极之间串联设有第六电阻，同时，第七电阻的另一端与第一 mos管的源极连接，且第七电阻的另一端位于第九电阻与第一mos管之间；
20.所述pwm控制芯片的vcc引脚与负载接口端子排的其中一个端口之间串联设有第一电阻，且所述vcc引脚与负载接口端子排之间分别与第二滤波电路的一端以及电源的正极连接，所述第二滤波电路的另一端接参考地，所述第二滤波电路包括相互并联的第二电容、第三电容和第四电容；
21.所述pwm控制芯片的com引脚接参考地，且所述pwm控制芯片的com引脚与所述pwm控制芯片的vcc引脚之间并联设有第八电容、第九电容、第十七电容以及第一稳压二极管，且所述第一稳压二极管的正极接参考地，所述第一稳压二极管的负极与所述pwm控制芯片的vcc引脚连接；
22.所述pwm控制芯片的lo引脚通过依次串联设置的第十三电阻、第四二极管与所述第二mos管的栅极连接，且第四二极管的正极与所述第二mos管的栅极连接，所述第二mos管的栅极与所述pwm控制芯片的lo引脚之间还设有第十七电阻，所述第四二极管的正极通过串联的第十八电阻接参考地；
23.所述pwm控制芯片的sdlin引脚与所述pwm控制芯片的ref引脚之间设有第十电阻，
所述pwm控制芯片的sdlin引脚与所述vs引脚之间设有第十一电阻；
24.所述pwm控制芯片的erro引脚和fb引脚均连接有恒流电路以及温控电路，且所述fb引脚与地之间设有分压电阻，所述分压电阻包括相互并联的第二十一电阻和二十二电阻，所述fb引脚与所述继电器的静触点之间设有第十五电阻，且所述第十五电阻并联有串联设置的第十四电阻和第十四电容。
25.作为优化，所述恒流电路包括第一运算放大器，所述第一运算放大器的负电源端接参考地，所述第一运算放大器的正电源端与所述pwm控制芯片的ref 引脚连接，所述第一运算放大器的负输入端通过串联第二十四电阻接输出地，所述第一运算放大器的负输入端通过串联设置的第二十三电阻以及第十五电容与所述第一运算放大器的输出端连接，所述第一运算放大器的正输入端通过串联的第二十五电阻与所述pwm控制芯片的ref引脚连接，所述第一运算放大器的正输入端通过串联设置的第二十六电阻接参考地，所述第一运算放大器的正电源端通过串联的第十六电容接参考地，所述第一运算放大器的输出端通过第六二极管与所述pwm控制芯片的erro引脚连接，所述第六二极管的负极与所述第一运算放大器的输出端连接，且所述第一运算放大器的输出端通过串联设置的第六二极管、第十三电容和第十二电阻与所述pwm控制芯片的fb引脚连接。
26.作为优化，所述温控电路包括第二运算放大器，所述第二运算放大器的负输入端通过串联的第三十二电阻接参考地，所述第二运算放大器的负输入端通过依次串联的第三十三电阻、第二十七电阻和第二十八电阻的并联链路与所述pwm控制芯片的ref引脚连接；所述第二运算放大器的正输入端通过串联的第二十九电阻与所述pwm控制芯片的ref引脚连接，所述第二运算放大器的正输入端通过串联的第三十一电阻接参考地，所述第二运算放大器的正输入端通过串联的第三十电阻与第二运算放大器的输出端连接，所述第二运算放大器的输出端通过第七二极管与所述第六二极管的正极连接，且所述第七二极管的正极与所述第六二极管的正极连接。
27.本实用新型的有益效果是：
28.本实用新型满足了三轮棚车不断增加的功率须求，高效的转换效率，降低了产品温升，提高了产品可靠性，同时超宽的输入电压范围可以满足不同电池系统的要求。
附图说明
29.图1为本实用新型所述的一种dc-dc同步降压转换器的框架结构示意图；
30.图2为图1中转换器的具体电路图。
具体实施方式
31.下面结合附图和具体实施例对本实用新型作进一步说明，以使本领域的技术人员可以更好的理解本实用新型并能予以实施，但所举实施例不作为对本实用新型的限定。下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清除、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例，以下对至少一个示例性实施例的描述实际上仅仅是说明性的，绝不作为对本实用新型及其应用或使用的任何限制。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。需要理解的是，方
位词如“前、后”等所指示的方位或位置关系通常是基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，在未作相反说明的情况下，这些方位词说明书并不指示和暗示所指的装置或元件必须具有特定的方位或者以特定的方位构造和操作，因此不能理解为对本实用新型保护范围的限制。
32.如图1-2所示，一种dc-dc同步降压转换器，包括直流电源、pwm控制芯片 u1、第一mos管q1、第二mos管q3、电感l1和负载电路，直流电源采用电池，所述pwm控制芯片u1用于输出不同占空比的pwm波形，以调节负载电路的电流大小，所述直流电源的正极(图中的vin)与所述pwm控制芯片u1的vcc引脚连接，所述直流电源的负极接参考地，所述第一mos管q1和第二mos管q3的栅极分别与所述pwm控制芯片u1连接，同时，所述第一mos管q1的漏极与所述pwm控制芯片u1连接，所述第二mos管q3的源极接参考地，所述第一mos 管q1的源极以及所述第二mos管q3的漏极与所述电感l1的第一端连接，所述电感l1的第二端与所述负载电路连接。电感l1采用铁硅铝磁环，本实用新型将传统的续流二极管替换为功率mos，pwm控制芯片采用了一款内部集成基准电源、振荡器、误差放大器、限流保护、短路保护、半桥驱动等功能的集成电路，配合两颗功率mos，铁硅铝磁环、其它外部电路构成了我们的同步降压电路，具体的，pwm控制芯片的型号为：xf1163。
33.本实施例中，所述负载电路包括负载接口端子排cn1、开关控制电路以及继电器jk1，所述继电器jk1的线圈设置在开关控制电路中，所述继电器jk1的静触点4与所述电感l1的第二端以及负载接口端子排cn1的4端口连接，所述继电器jk1的其中一个动触点5与所述负载接口端子排cn1的5端口连接，所述继电器jk1的另一个动触点3断路空接，所述负载接口端子排cn1的3端口通过串联第三电阻r3接参考地，同时，所述负载接口端子排的3端口接输出地
ꢀ‑
12v。负载接口端子排具体可以接雨刮、喇叭、灯具等负载。
34.本实施例中，所述开关控制电路包括光耦传感器u2和第二三极管q2，所述光耦传感器u2包括发射极引脚、集电极引脚、阳极引脚及阴极引脚，所述发射极引脚和阴极引脚接参考地，所述阳极引脚与第十九电阻r19串联，所述第十九电阻r19的另一端与key端连接，所述key端还与负载接口端子排cn1的2 端口连接，key端就是钥匙端，当插入钥匙启动时，负载接口端子排cn1的2端口与第十九电阻r19串联，所述集电极引脚与第二三极管q2的基极之间串联有第二十电阻r20，所述第二三极管q2的发射极与第二三极管q2的基极之间设有第十六电阻r16，所述第二三极管q2的发射极与电感l1的第二端连接，所述继电器jk1的线圈与第五二极管d5并联，且所述继电器jk1的线圈与第五二极管 d5的并联链路与所述第二三极管q2的集电极连接，其中，所述第五二极管d5 的负极与所述第二三极管q2的集电极连接，所述第五二极管d5的正极接参考地。
35.本实施例中，所述电感l1的第二端与所述第二三极管q2之间与第一滤波电路的一端连接，所述第一滤波电路的另一端接参考地，其中，所述第一滤波电路包括相互并联的第十电容c10、第十一电容c11和第十二电容c12以及第二稳压二极管zd2，所述第二稳压二极管zd2的正极接参考地，所述电感l1的第二端与所述第二三极管q2的发射极之间还连接有第三二极管d3的正极，所述第三二极管d3的负极通过第八电阻r8与pwm控制芯片u1的vcc引脚连接。
36.本实施例中，所述pwm控制芯片u1的ref引脚串联有第一电容c1，所述第一电容c1的另一端接参考地；
37.所述pwm控制芯片u1的en引脚串联有第四电阻r4，所述第四电阻r4的另一端与所述pwm控制芯片u1的vcc引脚连接；
38.所述pwm控制芯片u1的sd、vss引脚接参考地gnd；
39.所述pwm控制芯片u1的ss引脚串联有第六电容c6，所述第六电容c6的另一端接参考地；
40.所述pwm控制芯片u1的cp引脚串联有第七电容c7，所述第七电容c7的另一端接参考地；
41.所述pwm控制芯片u1的ho引脚通过依次串联的第二电阻r2和第一二极管 d1与第一mos管q1的栅极连接，且所述第一二极管d1的正极与第一mos管q1 的栅极连接，所述第一mos管q1的栅极与所述pwm控制芯片u1的ho引脚之间设有第五电阻r5；电阻r5与第二电阻r2和第一二极管d1的串联链路并联；
42.所述pwm控制芯片u1的vb引脚与第二二极管d2的负极连接，所述第二二极管d2的正极与pwm控制芯片u1的vcc引脚连接；
43.所述pwm控制芯片u1的vs引脚与第五电容c5连接，所述第五电容c5的另一端与第二二极管d2的负极连接；
44.所述pwm控制芯片u1的sdhin引脚与第七电阻r7连接，所述第七电阻r7 的另一端与第一二极管d1的正极之间串联设有第六电阻r6，同时，第七电阻 r7的另一端与第一mos管q1的源极连接，且第七电阻r7的另一端位于第九电阻r9与第一mos管q1之间；
45.所述pwm控制芯片u1的vcc引脚与负载接口端子排cn1的1端口之间串联设有第一电阻r1，且所述vcc引脚与负载接口端子排cn1之间分别与第二滤波电路的一端以及电源的正极连接，所述第二滤波电路的另一端接参考地gnd，所述第二滤波电路包括相互并联的第二电容c2、第三电容c3和第四电容c4；
46.所述pwm控制芯片u1的com引脚接参考地，且所述pwm控制芯片u1的com 引脚与所述pwm控制芯片的vcc引脚之间并联设有第八电容c8、第九电容c9、第十七电容c17以及第一稳压二极管zd1，且所述第一稳压二极管zd1的正极接参考地，所述第一稳压二极管zd1的负极与所述pwm控制芯片u1的vcc引脚连接；
47.所述pwm控制芯片u1的lo引脚通过依次串联设置的第十三电阻r13、第四二极管d4与所述第二mos管q3的栅极连接，且第四二极管d4的正极与所述第二mos管q3的栅极连接，所述第二mos管q3的栅极与所述pwm控制芯片u1的 lo引脚之间还设有第十七电阻r17，第十七电阻r17与第十三电阻r13和第四二极管d4的串联链路并联；所述第四二极管d4的正极通过串联的第十八电阻 r18接参考地；
48.所述pwm控制芯片u1的sdlin引脚与所述pwm控制芯片u1的ref引脚之间设有第十电阻r10，所述pwm控制芯片u1的sdlin引脚与所述vs引脚之间设有第十一电阻r11；
49.所述pwm控制芯片u1的erro引脚和fb引脚均连接有恒流电路以及温控电路，且所述fb引脚与参考地之间设有分压电阻，所述分压电阻包括相互并联的第二十一电阻r21和二十二电阻r22，所述fb引脚与所述继电器jk1的静触点 4之间设有第十五电阻r15，且所述第十五电阻r15并联有串联设置的第十四电阻r14和第十四电容c14。
50.本实施例中，所述恒流电路包括第一运算放大器u3a，所述第一运算放大器 u3a的负电源端接参考地，所述第一运算放大器u3a的正电源端与所述pwm控制芯片u1的ref引脚
连接，所述第一运算放大器u3a的负输入端通过串联第二十四电阻r24接输出地，所述第一运算放大器u3a的负输入端通过串联设置的第二十三电阻r23以及第十五电容c15与所述第一运算放大器u3a的输出端连接，所述第一运算放大器u3a的正输入端通过串联的第二十五电阻r25与所述pwm 控制芯片u1的ref引脚连接，所述第一运算放大器u3a的正输入端通过串联设置的第二十六电阻r26接参考地，所述第一运算放大器u3a的正电源端通过串联的第十六电容c16接参考地，所述第一运算放大器u3a的输出端通过第六二极管d6与所述pwm控制芯片u1的erro引脚连接，所述第六二极管d6的负极与所述第一运算放大器u3a的输出端连接，且所述第一运算放大器u3a的输出端通过串联设置的第六二极管d6、第十三电容c13和第十二电阻r12与所述pwm 控制芯片u1的fb引脚连接。
51.本实施例中，所述温控电路包括第二运算放大器u3b，所述第二运算放大器 u3b的负输入端通过串联的第三十二电阻r32接参考地，所述第二运算放大器 u3b的负输入端通过依次串联的第三十三电阻rt1、第二十七电阻r27和第二十八电阻r28的并联链路与所述pwm控制芯片u1的ref引脚连接；所述第二运算放大器u3b的正输入端通过串联的第二十九电阻r29与所述pwm控制芯片u1的 ref引脚连接，所述第二运算放大器u3b的正输入端通过串联的第三十一电阻 r31接参考地，所述第二运算放大器u3b的正输入端通过串联的第三十电阻r30 与第二运算放大器u3b的输出端连接，所述第二运算放大器u3b的输出端通过第七二极管d7与所述第六二极管d6的正极连接，且所述第七二极管d7的正极与所述第六二极管d6的正极连接。
52.工作原理及主要的参数设置和设计要点如下：
53.1.ref5v输入电容c1，在ref5v引脚端对地放置一个高频小容值旁路电容c1将减少ref5v端的高频噪声，高频旁路电容可选用1uf陶瓷电容，布板时尽可能靠近芯片引脚ref5v输入端。
54.2.vcc储能电容，vcc引脚端对地放置一个22uf电容(由并联的c8、c9、c17组成)，主要用于启动时对vcc引脚进行储能充电和正常工作时稳定vcc 引脚的工作电压，同时该电容对输出短路保护有一定的作用，当输出短路时， vcc引脚将掉电，芯片进入uvlo模式，该电容的大小将影响当输出短路时芯片间隙去开启功率管的时间，电容越大间隙的时间越长，功率管发热越小，反之功率管发热将增大。
55.3.启动过程，输入电源通过外部r1电阻对vcc引脚的外接电容开始充电，此时芯片u1将在低静态电流工作模式大概消耗《0.3ma的工作电流，芯片内部仅uvlo电路在工作，其他振荡器及pwm模块都处于关闭状态(uvlo电路、其他振荡器及pwm模块均为芯片内部电路)，输出电压为零，当vcc引脚上的电容电压充电到17v以上时，芯片开始正常工作，开启振荡器、pwm模块及反馈处理电路(反馈处理电路为芯片内部电路)，输出电压稳压输出，同时输出电压通过外部二极管d3到vcc引脚提供vcc工作电源，启动过程结束。
56.4.振荡器的开关频率计算，芯片u1仅需一个外接电容c7可设置pwm工作频率，内部采用恒流源对c7电容进行充放电，灌电流的恒流源内部提供大概36ua左右的电流对c7电容进行充电，拉电流的恒流源内部提供大概720ua左右的电流对c7电容进行放电，近似的工作频率和电容之间关系由公式f＝(14.4 x106)/c7确定(该公式的电容单位为pf)，如c7＝200pf的电容，对应的pwm 工作频率大概为72khz。
57.5.输出峰值限流，芯片u1的高端输出峰值电流限流大小由高端mos管q1 外置限流
电阻决定，峰值电流的关系式是ipk＝180mv/(外置限流电阻r8)；芯片低端输出峰值电流限流大小由低端mos管q3内阻决定，峰值电流的关系式是ipk＝180mv/(低端mos管q3内阻)。
58.6.输出短路保护，当输出短路时，芯片u1将工作在最大峰值电流限流输出，同时vcc的电压将会失电由于输出电压不能再通过二极管d8为vcc引脚提供电源，芯片的静态工作电流很快泄放掉vcc引脚上电容的电压，当vcc引脚的电压低于8v时，芯片将彻底关闭pwm输出，同时输入电源通过外部启动电阻重新对vcc引脚的电容开始充电，当vcc引脚的电压高于17v，芯片重新开启pwm，如果输出一直处于短路状态，芯片将间隙去开启功率管，此时芯片将处于限流和短路保护模式。
59.7.输出电感。pwm芯片有两种工作模式分连续工作模式和不连续工作模式，电感l1的取值将影响降压器的工作模式，在轻载时pwm芯片工作在不连续工作模式，同时电感值会影响到电感电流的纹波。
60.8.同步整流mos，采用同步整流mosfet代替传统异步变换器的续流二极管，从而极大提高电源转换效率；同步整流mosfet选择低内阻、低结电容，能给降压器提供好的性能。
61.9.输出电容，输出电容(c1、c11、c12)用来对输出电压进行滤波，使dc-dc 降压器输出比较平稳的直流电提供给负载，选取该电容时尽可能选取低esr的电容，选取电容值的大小主要由输出电压的纹波要求决定。
62.10.输出电压调节设置，芯片的输出电压由fb引脚上的两个分压电阻进行设定，内部误差放大器基准电压为1.2v，
63.输出电压vout＝(1+r15*(r21+r22)/(r21*r22))*1.2v。
64.最后应说明的是：本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等统计数的范围之内，则本实用新型也意图包含这些改动和变型。