一种适用于可变电压域的电压转换电路结构的制作方法

1.本实用新型涉及电平转换技术领域，更具体地说，本实用新型涉及一种适用于可变电压域的电压转换电路结构。


背景技术：

2.典型的数模混合电路的电源域一般由至少两组电压组成，数字电路实现输出“0”或者“1”两种状态，考虑到功耗需求，一般由低压供电，如vdd＝1v，模拟电路考虑到模拟电路性能需求，一般由较高的电压供电，如1.8v和5v，两组电源域的交互需要用到电平转换电路；
3.如附图5为典型的电平转换电路结构，其中反相器inv1及inv2在低电压域工作，晶体管m1-m4在高压域下工作，通过低压逻辑控制晶体管m3及m4的关断与导通，在晶体管m1及m2组成的锁存器中锁存高电压域下的控制逻辑，低电压域的高低电压为vdd及gnd，高电压域的高低电压为vcc及vss，在gnd电压和vss电压相等情况下，该种结构能够较好的完成电平转换的任务，但该结构主要存在如下缺点：
4.1、当vss不等于gnd时，该结构的电平转换功能失效；
5.2、高电压域下的高低电平输出只能为vcc及vss，不可改变。


技术实现要素：

6.为了克服现有技术的上述缺陷，本实用新型的实施例提供一种适用于可变电压域的电压转换电路结构，能够在低电压域和高电压域的电源和地电压值完全不相等的情况下实现高低电平转换，并且转换电平的电压差可以根据电流或者电阻的取值改变，以解决上述背景技术中提出的问题。
7.为实现上述目的，本实用新型提供如下技术方案：包括第一反相器，所述第一反相器的输出端设有第二反相器，所述第一反相器的输出端还设有第四晶体管，所述第二反相器的输出端设有第三晶体管，所述第三晶体管的输入端设有第一晶体管，所述第三晶体管的输入端还设有第二晶体管，所述第二晶体管的输入端设有第五晶体管。
8.在一个优选的实施方式中，所述输入低电压域电压信号的输出端还设有缓冲器，且所述缓冲器与输入低电压域电压信号电性连接。
9.在一个优选的实施方式中，所述第四晶体管的栅端与第一反相器电性连接，所述第三晶体管的栅端与第二反相器电性连接。
10.在一个优选的实施方式中，所述第一晶体管的栅端和漏端、第二晶体管的栅端、第三晶体管的漏端以及第四晶体管的源端相连接。
11.在一个优选的实施方式中，所述第四晶体管的漏端设有转换输出电压，所述第四晶体管的漏端还设有电阻，所述电阻的输出端公共接地。
12.在一个优选的实施方式中，所述第四晶体管的漏端设有电流源，所述电流源的输出端接地。
13.在一个优选的实施方式中，所述第一晶体管的源端、第三晶体管的源端以及第二晶体管的源端接入公共电压。
14.在一个优选的实施方式中，所述第一反相器的输入端设有输入低电压域电压信号，且所述第一反相器与输入低电压域电压信号电性连接。
15.本实用新型的技术效果和优点：
16.本实用新型电平转换电路由两组电路组成，分别实现转换到高电压域的高电平相对应的电压值附近及转换到高电压域的低电平相对应的电压值附近的功能，转换电路工作的低电压域的电压值及高电压域的电压值可以较为独立的选择，同时转换后高压域的高电压与低电压的差值可以随选择的电流值和电阻值进行变化。
附图说明
17.图1为本实用新型高压域下低电平的电路模块图。
18.图2为本实用新型高压域下高电平的电路模块图。
19.图3为本实用新型高压域下低电平的电路原理图。
20.图4为本实用新型高压域下高电平的电路原理图。
21.图5为现有技术的电平转换电路原理图。
22.附图标记为：1、转换输出电压；2、第一晶体管；3、第二晶体管；4、第三晶体管；5、第四晶体管；6、第五晶体管；7、第一反相器；8、第二反相器；9、缓冲器；10、电流源；11、输入低电压域电压信号；12、电阻。
23.电路原理图符号：
24.vout：转换输出电压
25.vss：公共接地
26.vdd：公共电压
27.vin：输入低电压域电压信号
28.gnd：接地
29.m1：第一晶体管
30.m2：第二晶体管
31.m3：第三晶体管
32.m4：第四晶体管
33.m5：第五晶体管
34.inv1：第一反相器
35.inv2：第二反相器
36.buf1：缓冲器
37.i1：电流源
38.r1：电阻
具体实施方式
39.下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的
实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
40.参照说明书附图1-5，本实用新型一实施例的一种适用于可变电压域的电压转换电路结构，包括第一反相器7，所述第一反相器7的输出端设有第二反相器8，所述第一反相器7的输出端还设有第四晶体管5，所述第二反相器8的输出端设有第三晶体管4，所述第三晶体管4的输入端设有第一晶体管2，所述第三晶体管4的输入端还设有第二晶体管3，所述第二晶体管3的输入端设有第五晶体管6。
41.进一步的，所述第四晶体管5的栅端与第一反相器7电性连接，所述第三晶体管4的栅端与第二反相器8电性连接，所述第一晶体管2的栅端和漏端、第二晶体管3的栅端、第三晶体管4的漏端以及第四晶体管5的源端相连接，所述第四晶体管5的漏端设有电流源10，所述电流源10的输出端接地，所述第一晶体管2的源端、第三晶体管4的源端以及第二晶体管3的源端接入公共电压。
42.进一步的，所述第四晶体管5的漏端设有转换输出电压1，所述第四晶体管5的漏端还设有电阻12，所述电阻12的输出端公共接地，所述第一反相器7的输入端设有输入低电压域电压信号11，且所述第一反相器7与输入低电压域电压信号11电性连接。
43.实施例1：如附图2所示，输入低电压域电压信号11电压为gnd时，第四晶体管5关断，第三晶体管4导通，第一晶体管2及第二晶体管3栅极电压为vdd，电阻12无电流，转换输出电压为vss，当输入低电压域电压信号11为vdd时，第三晶体管4关断，第四晶体管5导通，电阻12有电流源10流过，输出电压值为vss+i1*r1，该电路结构实现输入低电压域电压信号11的电压向vss及vss+i1*r1的电压转换，调节i1*r1值可调节转换输出电压1的高低电压差值，此电路结构中，vss电压与gnd电压值无关，可为0v、-5v或+1v。
44.参照说明书附图3，所述输入低电压域电压信号11的输出端还设有缓冲器9，且所述缓冲器9与输入低电压域电压信号11电性连接。
45.实施例2：如附图3所示，当输入低电压域电压信号11电压为vdd时，第三晶体管4关断，第一晶体管2及第二晶体管3中无电流，电阻12无电流，转换输出电压1输出电压为vcc，当输入低电压域电压信号11为gnd时，第三晶体管4导通，第一晶体管2、第二晶体管3及电阻12有电流源10流过，输出电压值为vcc-i1*r1，该电路结构实现了输入低电压域电压信号11的电压向vcc及vcc-i1*r1的电压转换，调节i1*r1值可实现vout的高低电压差值，此电路结构中，vss电压可取值为＜0，vcc电压可取值为0v、-5v或5v。
46.最后应说明的几点是：首先，在本技术的描述中，需要说明的是，除非另有规定和限定，术语“安装”、“相连”、“连接”应做广义理解，可以是机械连接或电连接，也可以是两个元件内部的连通，可以是直接相连，“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变，则相对位置关系可能发生改变；
47.其次：本实用新型公开实施例附图中，只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计，在不冲突情况下，本实用新型同一实施例及不同实施例可以相互组合；
48.最后：以上所述仅为本实用新型的优选实施例而已，并不用于限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。